輸入：01?? 輸出：0100

輸入：10?? 輸出：0010

輸入：11? 輸出：0001
本實驗要求使用HDL語言描述2/4譯碼器，并在實驗平臺上面實現這個譯碼器。描述的時候要注意HDL語言的結構和語法，并熟悉QuartusⅡ的文本編輯器的使用方法。本實驗的程序比較簡單，主要是通過這次實驗熟悉實驗環境，為以后更好的做實驗做準備。

三 實驗要求
1 用HDL語言編寫2/4譯碼器；
2 用實驗平臺的撥碼開關輸入，4個LED做為輸出
3 在QuartusII平臺上仿真
4 在開發板上面驗證這個2/4譯碼器。

四 實驗步驟：
按照第一單元介紹的步驟進行操作，學習QuartusⅡ 軟件的使用方法：
1 在WINDOWS界面雙擊QuartusⅡ 5.0圖表進入QuartusⅡ環境；
2 單擊File菜單下的New Project Wizard: Introduction 按照向導里面的介紹新建一個工程并把它保存到指定路徑下面。
3 單擊File菜單下的New，選擇Verilog HDL File后單擊OK就能創建一個后綴名為.v的文本文件。另外，如果已經有文本存在，可以按File菜單里面的Open來選擇你的文件。
4 Assignment Device：選擇cyclone系列ep1c6q240c8芯片，在advance中設置epcs1使用壓縮碼流下載；不用管腳置為輸入三態，
5 分析
6 Assignment Pin
7 編譯
8 仿真
9 Programmer：選用jtag方式下載（.sof格式文件）

五 管腳映射
開關位于開發板的左下部。 撥碼開關名稱為SW1-SW2. 上面的是SW2，下面的是SW1。當撥碼當開關撥到ON（開）時，SW 信號為低電平. 4.7K? 用來做上拉。

撥碼開關原理圖

撥碼開關管腳映射
SW1 PIN_13

SW2 PIN_14

開發板包括4 個LED 數碼管 在撥碼開關的上側。需要輸入高電平才能點亮LED。
LED原理圖

LED管腳映射

LED0（左） PIN_7

LED1??????????????PIN_8

LED2??????????????PIN_11

LED3??????????????PIN_12

參考代碼如下：

?module yimaqi(iSw,oLed);

input? [1:0] iSw;
output [3:0] oLed;
reg??? [3:0] oLed;
always @ (iSw[0] or iSw[1])
case(iSw)???
2'b00 : oLed = 4'b0001;
2'b01 : oLed = 4'b0010;
2'b10 : oLed = 4'b0100;
2'b11 : oLed = 4'b1000;
endcase
endmodule