該應用筆記討論了鑒頻鑒相器的指標對鎖相環(PLL)死區及抖動性能的影響。
2011-12-06 11:28:55
5428 
本文介時鐘頻率概念及其對系統性能的影響，并在電路板級、芯片級和單元模塊級分別提供了減小相位噪聲和抖動的有效方法。
2012-03-10 09:55:234544 
本系列文章共有三部分，第 1 部分重點介紹如何準確地估算某個時鐘源的抖動，以及如何將其與 ADC 的孔徑抖動組合。在第 2 部分中，該組合 抖動 將用于計算 ADC 的 SRN，然后將其與實際
2012-05-07 11:37:302668 
為了正確理解時鐘相關器件的抖動指標規格，同時選擇抖動性能適合系統應用的時鐘解決方案，本文詳細介紹了如何理解兩種類型時鐘驅動器的抖動參數，以及從鎖相環輸出噪聲特性理解時鐘器件作為合成器、抖動濾除功能時的噪聲特性。
2013-06-21 15:40:4114342 
Silicon Labs（亦稱“芯科科技”，NASDAQ：SLAB）日前推出了一系列高性能I2C可編程晶體振蕩器（XO），具有最佳的抖動性能和頻率靈活性。憑借低至95fs的典型抖動性能，Si544
2017-12-13 09:32:488237 設計使用 UCC28700-Q1 反激式控制器對輸出進行恒定電壓和恒定電流控制。變頻工作模式可最大限度減少空載時的待機功耗。此設計的特性包括通過準諧振谷底開關實現最高效率和頻率抖動，從而提高 EMI 性能。 特性 初級側調節恒定電壓和恒定電流工作模式空載功耗低于 10mW頻率抖動一路隔離式輸出和一路接地參考式輸出
2022-09-23 07:52:00
采用16 位、250 MSPS 數模轉換器AD9467 和低抖動時 鐘發生器 AD9523-1。第一部分說明了軟件評估，其中模擬了ADC 性能隨頻率的變化情況并展示了如何在軟件中連接各器件。第二 部分
2019-10-23 08:00:00
最近在開發一個產品，使用ADC功能，在調試前期，ADC極其不穩定，波動很大。就連原子哥也對其ADC性能提出質疑。結果果真如此嗎？ 在軟件調試之前，一個良好的硬件設計是保證ADC性能優越的前提條件
2021-08-04 07:20:11
John Johnson 德州儀器 在本文中，我們將討論抖動傳遞及其性能，以及相位噪聲測量技術的局限性。 時鐘抖動和邊沿速率 圖1顯示了由一個通用公式表述的三種波形。該公式包括相位噪聲項“φ(t
2018-09-19 11:47:50
頻率抖動改善EMI原理 開關電源采用脈寬調制(PWM)控制方式，開關頻率不斷提高，其高頻開關波形含有大量諧波成分，通過傳輸線和空間電磁場向外傳播，造成傳導和輻射干擾。頻率抖動技術(Frequency
2013-02-01 15:30:40
和ARM11。 從簡單的三級流水線到先進的 8 級流水線結構。用單個時鐘來進行比較，性能差別不大。 ARM11 是 ARM 家族中性能最強的一個系列。ARM7TM 通常只能在 200MHz 以下的頻率運 行
2019-09-26 09:59:27
ICE3A2065ELJ離線式SMPS電流模式控制器的典型應用電路，集成650V CoolMOS和啟動單元（鎖存和頻率抖動模式）。 CoolSETF3 ELJ版本是針對系統噪音的增強型LJ版本。它
2019-06-13 13:46:19
`下圖是半橋LLC的半橋中點的波形，發覺頻率在不停的抖動，是怎么回事？可從哪些方面下手解決？`
2019-02-20 10:29:44
DN1013- 了解時鐘抖動對高速ADC的影響
2019-07-17 06:41:39
使用STM來測量出來的ADC0的轉換時間抖動很大，已經排除了被搶占的時間的影響，其它導致ADC轉換時間抖動的原因都有哪一些？
2024-02-05 06:22:13
信號路徑設計是如何影響輸出信號的抖動性能的？為了解決這一問題，有哪些不同的設計方法?
2021-04-12 06:24:23
時鐘頻率的不斷提高使相位噪聲和抖動在系統時序上占據日益重要的位置。本文介其概念及其對系統性能的影響，并在電路板級、芯片級和單元模塊級分別提供了減小相位噪聲和抖動的有效方法。
2019-06-05 07:13:30
同時觸發ADC1 ADC2 ADC3方法
2023-10-19 06:24:16
。均方根時鐘抖動可能會限制性能最佳的ADC的信噪比，在更高的輸入頻率下加劇。雖然這不會改變ADC的NSD電位，但會在具有高抖動時鐘的系統中限制其實際SNR性能。由于ADC的模擬輸入頻率使用相同的rms
2018-11-01 11:33:13
基于Labview和Matlab的圖像法抖動測量程序。能夠實現對高速相機的圖進行抖動分析。具體程序見附件中。需要labview2012及其以上版本才能打開運行。
2015-05-13 21:31:10
0.3 A 電流。UCC28700 擁有頻率抖動特性，以減少 EMI。主要特色解決方案尺寸很小頻率抖動以提高 EMI1 層電路板高輸入電壓過壓和過流保護
2018-08-27 09:45:53
基于labview的紅外圖像增強，如直方圖均衡、鄰域平均法都可以，希望大神們可以給出詳細的程序框圖，拜托~~~~~~~
2014-04-27 22:56:40
采樣時鐘抖動對ADC信噪比的性能有什么影響？如何實現低抖動采樣時鐘電路的設計？
2021-04-14 06:49:20
有這些應用，但在模數轉換系統中我們需要噪聲來提高電路性能。這種信號處理技術，稱為抖動，故意將具有適當 PDF（概率密度函數）和 PSD（功率譜密度）的噪聲信號添加到 ADC（模數轉換器）輸入（采樣和量化
2022-12-22 15:17:41
實現頻率抖動的原理是啥？
2015-10-12 08:58:50
頻率，其連續諧波的能量會越來越低。采用頻率抖動技術(Frequency Jitter)的著眼點在于分散諧波干擾能量，我們使得開關電源的工作頻率并非固定不變，而是周期性地變化，由于EMI發射分布在較廣
2018-10-12 16:43:58
。這工作正常，直到我決定董事會所做的測量不夠準確（在時間軸上）。因此，我將生成的時鐘使能信號（2MHz）輸出到IO-Pin，并使用示波器測量頻率抖動。抖動似乎具有高斯分布，標準偏差約為28ns。我還測量
2020-08-19 06:09:57
高信噪比=低ADC孔徑抖動嗎？在設計中，為了避免降低ADC的性能，工程師一般會采用抖動極低的采樣時鐘。然而，用于產生采樣時鐘的振蕩器常常用相位噪聲而非時間抖動來描述特性。那么，有木有方法將振蕩器相位噪聲轉換為時間抖動呢？
2019-08-13 06:27:54
目前的實時信號處理機要求ADC盡量靠近視頻?中頻甚至射頻,以獲取盡可能多的目標信息?因而,ADC的性能好壞直接影響整個系統指標的高低和性能好壞,從而使得ADC的性能測試變得十分重要?那要怎么測試高速ADC的性能？
2021-04-14 06:02:51
對高速信號進行高分辨率的數字化處理需審慎選擇時鐘，才不至于使其影響模數轉換器（ADC）的性能。那么時鐘抖動會對高速ADC的性能有什么影響呢？
2021-04-08 06:00:04
在本文中，我們將討論抖動傳遞及其性能，以及相位噪聲測量技術的局限性。 時鐘抖動和邊沿速率 圖1顯示了由一個通用公式表述的三種波形。該公式包括相位噪聲項“φ(t)”和幅度噪聲項“λ(t)。對評估的三個
2022-11-23 07:59:49
因為接收機鎖相環路 (PLL) 追蹤 f1 以下的抖動（從而排斥它），而發射 PLL 的頻率上限為 f2。從接收機的角度來看，使鏈路性能降低的隨機抖動降至這些限制之間。 圖2高速通信鏈路—隨機抖動測量
2018-09-19 14:23:47
本文介紹時鐘抖動對高速鏈路性能的影響。我們將重點介紹抖動預算基礎。 用于在更遠距離對日益增長的海量數據進行傳輸的一些標準不斷出現。來自各行業的工程師們組成了各種委員會和標準機構，根據其開發標準的目標
2022-11-23 06:59:24
(ADC/DAC))和本振(LO)要求采用低抖動參考時鐘以提高性能。其他基帶組件也要求各種頻率的時鐘源。表1.時鐘發生器——典型性能表2.時鐘分配產品——典型性能圖1.面向采用MIMO架構的典型LTE
2018-10-18 11:29:03
其它時鐘分配方法，其可降低整體抖動性能。您可使用如 LMK03806 等一款器件來克服這個問題，其在同一器件中整合了所有主時鐘發生器和時鐘分配功能（帶驅動器），如圖 1 所示。該器件可在 300MHz
2018-09-13 14:18:06
本期我將討論在測量較低時鐘頻率的相位噪聲和相位抖動時出現的一個非常常見的問題。在所有條件相同的情況下，我們通常期望分頻的低頻時鐘產生比高頻時鐘更低的相位噪聲。在數量上，你可能會記得這是20log（N
2021-06-24 07:30:00
碼密度法測試ADC的INL和DNL時輸入正弦波的頻率和采樣頻率，采樣點有什么關系？需要采樣的周期是怎么確定的？看了美信AN2085里面舉了個例子，測MAX1193,8BIT，采樣頻率45M，輸入信號
2021-06-24 07:51:57
SI5342-EVB，評估板用于評估Si5342任意頻率，任意輸出，抖動衰減時鐘倍頻器。 Si5342結合了第四代DSPLL和Multisynth技術，可為需要最高抖動性能的應用生成任意頻率時鐘?？梢允褂肅lock Builder Pro（CB Pro）軟件工具控制和配置Si5342-EVB
2019-02-27 11:28:29
SI5347-EVB，評估板用于評估Si5347四路任意頻率抖動衰減時鐘倍頻器。 Si5347在單個IC中包含4個獨立的DSPLL，每個DSPLL具有可編程的抖動衰減帶寬。 Si5347-EVB通過
2019-02-27 11:19:26
值，即使在相對較低的輸入頻率下也不例外。本文我將使用安裝了 LTC2389-18 2.5Msps 18 位 ADC 和 LTC PScope 軟件的 DC1826A-A 演示板，來說明抖動對于
2018-07-19 16:23:22
fpga設計利用普通IO口輸出脈沖寬度為20ns脈沖，頻率為100Khz,但最終輸出頻率在示波器上觀察在50——120之間抖動。使用的時鐘為主板自帶時鐘125MHz
2018-08-30 13:39:01
ADC的動態性能。為了將這種影響最小化，ADC的時鐘源必須具有很低的定時抖動或相位噪聲。如果在選擇時鐘電路時沒有考慮該因素，則系統的動態性能在很大程度上將不由前端模擬輸入或ADC的質量決定。理想時鐘
2019-05-30 05:00:04
描述適用于 GSPS 數據轉換器的低成本、高性能時鐘解決方案。此參考設計討論如何使用低噪聲頻率合成器 TRF3765 為 4 GSPS 模數轉換器 (ADC12J4000) 生成采樣時鐘。實驗展示了
2018-08-16 06:56:42
該參考設計是用于汽車應用的 EMI 和熱性能優化型同步降壓轉換器。該電路由標稱 12V 電池供電，提供 3.3V 的輸出電壓（電流為 8A）。該設計使用開關頻率為 440kHz 的同步降壓控制器。可通過跳線選擇強制脈寬調制或二極管仿真模式。頻率抖動用于提高 EMI 性能。
2009-11-14 18:05:11
285 本文主要討論采樣時鐘抖動對ADC 信噪比性能的影響以及低抖動采樣時鐘電路的設計。
2009-11-27 11:24:0715 在離線 ac-dc 轉換器中抖動脈沖寬度調制器 (PWM) 頻率經證實可以通過將其由窄帶變為寬帶的方式來降低 EMI。本文將介紹一種用于抖動一個離線功率因數校正 (PFC) 預調節器 20%開關頻率
2010-09-11 16:48:3620
抖動的概念和抖動的測量方法
在數字通信系統，特別是同步系統中，隨著系統時鐘頻率的不斷提高，時間抖動成為影響通
2008-11-27 08:28:114050 
用模擬時鐘IC替代昂貴的高頻率VCO，改善抖動性能
Analog Devices, Inc.，全球領先的高性能信號處理解決方案供應商，
2009-09-01 17:26:25855 MAX3671 具有亞皮秒級抖動性能的頻率合成器，簡化了高速系統的時鐘設計
2009-09-18 08:32:46767 Maxim推出具有亞皮秒級抖動性能的頻率合成器MAX367x
Maxim推出用于高速系統的帶有9路相位對齊LVPECL輸出的低抖動頻率合成器MAX3671/MAX3673。這兩款器件采用低噪聲VCO和PLL架
2009-11-09 15:55:48933 您在使用一個高速模數轉換器 (ADC) 時，總是期望性能能夠達到產品說明書載明的信噪比 (SNR) 值，這是很正常的事情。您在測試 ADC 的 SNR 時，您可能會連接一個低抖動時鐘器
2010-12-25 09:46:422870 
您在使用一個高速模數轉換器 (ADC) 時，總是期望性能能夠達到產品說明書載明的信噪比 (SNR) 值，這是很正常的事情。您在測試 ADC 的 SNR 時，您可能會連接一個低抖動時鐘器件到
2011-01-05 10:44:481284 在固定頻率(時鐘控制)功率轉換器中，窄帶發射通常發生在開關頻率，其連續諧波的能量也越來越低。
2011-08-25 14:39:054385 
為實現高信噪比(SNR)，ADC的孔徑抖動必須很低(參見參考文獻1、2和3)。目前可提供孔徑抖動低至60 fs rms的ADC(AD9445 14位125 MSPS和AD9446 16位100 MSPS)。為了避免降低ADC的性能，必須采用抖動極低
2011-11-17 15:10:5328 美高森美公司（Microsemi Corporation，紐約納斯達克交易所代號：MSCC） 宣布推出六款新型多輸出、任意速率時鐘合成器和頻率轉換/抖動衰減產品，新產品的主要優勢在于輸出時鐘的高頻率和超低抖動，以及內部集成了時鐘驅動器和用戶可配置存儲區。
2013-06-19 11:55:441038 我們知道在固定頻率PWM控制器中，窄帶發射通常發生在開關頻率，其連續諧波的能量會越來越低。采用頻率抖動技術（Frequency Jitter）的著眼點在于分散諧波干擾能量，我們使得開關電源的工作頻率
2016-12-14 10:15:0413532 
了解高速ADC時鐘抖動的影響將高速信號數字化到高分辨率要求仔細選擇一個時鐘，不會妥協模數轉換器的采樣性能（ADC）。 在這篇文章中，我們希望給讀者一個更好的了解時鐘抖動及其影響高速模數轉換器的性能
2017-05-15 15:20:5913 新型的高速ADC 都具備高模擬輸入帶寬（約為最大采樣頻率的3 到6 倍），因此它們可以用于許多欠采樣應用中。ADC 設計的最新進展極大地擴展了可用輸入范圍，這樣系統設計人員便可以去掉至少一個中間頻率
2017-05-18 09:47:381 中國，北京-2017年6月29日-Silicon Labs（亦稱“芯科科技”，NASDAQ：SLAB）日前宣布推出全新的高性能晶體振蕩器（XO）系列產品，提供了業界最低抖動和最高靈活頻率的解決方案
2017-06-29 17:41:021446 采用頻率抖動技術減小EMI 為抑制開關電源電磁干擾新思路
2017-09-14 14:08:0114 中，窄帶發射通常發生在開關頻率，其連續諧波的能量會越來越低。采用頻率抖動技術（Frequency Jitter）的著眼點在于分散諧波干擾能量，我們使得開關電源的工作頻率并非固定不變，而是周期性地變化，由于EMI發射分布在較廣的頻率范圍而不是
2017-09-25 08:45:0714 本文主要討論采樣時鐘抖動對 ADC 信噪比性能的影響以及低抖動采樣時鐘電路的設計。 ADC 是現代數字解調器和軟件無線電接收機中連接模擬信號處理部分和數字信號處理部分的橋梁，其性能在很大程度上決定
2017-11-27 14:59:2017 目前，鎖相環大都采用經典的結構，雖然也能滿足工業使用需求，但隨著現代電子技術的發展，對于鎖相環性能的要求越來越高，高頻率、寬帶寬、低功耗、低電壓、低抖動、高穩定性等指標已成為人們研究鎖相環的側重點
2017-12-06 11:39:320 工業及汽車系統的低EMI電源變換器設計（六）通過頻率抖動有效降低EMI
2019-04-08 06:07:001621 
ADI研討會:高性能時鐘: 解密抖動
2019-08-20 06:05:001656 時鐘抖動性能主題似乎是時鐘，ADC和電源的當前焦點供應廠家。理由很清楚;時鐘抖動會干擾包括高速ADC在內的數字電路的性能。高速時鐘可以對它們所接收的功率的“清潔度”非常敏感，盡管量化關系需要一些努力。
2019-09-14 11:24:007712 
對高速信號進行高分辨率的數字化處理需審慎選擇時鐘，才不至于使其影響模數轉換器（ADC）的性能。借助本文，我們將使讀者更好地理解時鐘抖動問題及其對高速ADC性能的影響。
2020-08-01 11:26:111115 
對高速信號進行高分辨率的數字化處理需審慎選擇時鐘，才不至于使其影響模數轉換器（ADC）的性能。借助本文，我們將使讀者更好地理解時鐘抖動問題及其對高速ADC性能的影響。
2020-08-20 14:25:16791 
14 位 125Msps 低功率雙通道 ADC 增強了高效基站收發器的性能
2021-03-18 23:35:364 MT-200：降低ADC時鐘接口抖動
2021-03-21 01:18:307 高速ADC使用外部輸入時鐘對模擬輸入信號進行采樣，如圖1所示。圖中顯示了輸入采樣時鐘抖動示意圖。 圖1、ADC采樣 輸入模擬信號的頻率越高，由于時鐘抖動導致的采樣信號幅度變化越大，這點在圖2中顯示的非常明顯。輸入信號頻率為F2=100MHz時，采樣幅度變化如圖紅色虛
2021-04-07 16:43:457378 
AN-1576：采用AD9958 500 MSPS DDS或AD9858 1 GSPS DDS和AD9515時鐘分配IC的高性能ADC的低抖動采樣時鐘發生器
2021-04-30 09:48:4213 ADC時鐘接口中的最小抖動
2021-05-09 12:19:406 DN1013-了解時鐘抖動對高速ADC的影響
2021-05-11 18:22:190 LMX2820 是一款高性能寬帶合成器，可生成 45 MHz 至 22.6 GHz 范圍內的任何頻率。具有–236 dBcHz 品質因數和高相位檢測器頻率的高性能PLL 可以實現極低的帶內噪聲和集成
2021-06-12 09:05:001888 
頻率抖動技術在開關電源EMC中的應用綜述
2021-06-18 10:18:2921 作者: Richard Zarr
如果您在通信行業工作，那么您可能很熟悉抖動對系統性能的影響。抖動不僅會降低數據轉換器的性能，而且還可在高速數字系統中產生誤碼。憑直覺判斷，給時鐘增加噪聲會增大
2021-11-23 17:45:071769 
MSP430或STM32，在使用內部ADC出現的采樣數據異常抖動問題采樣設計：用于檢測供電線路電流及電壓。產品運行在兩種模式下，1、低功耗靜態模式（倉儲態），2、全功能全速運行模式（工作態）。在倉儲
2021-12-08 09:06:1012 Silicon Labs 聲稱其新型晶體振蕩器 （XO） 提供業界最低的抖動以及頻率靈活的性能。Si54x Ultra 系列 XO 在整個工作范圍內將整數和分數頻率的超低抖動降至 80 飛秒 （fs）。
2022-08-10 15:36:22667 本應用筆記介紹了超低抖動時鐘頻率合成器的設計思路。目標性能在2GHz時<100fs的邊沿到邊緣抖動。討論和仿真測試結果表明，目標抖動比最初預期的更難實現。討論組件變量和權衡，以用于未來的開發工作。
2023-01-16 11:09:56877 
DS1086L為3.3V擴頻振蕩器，用于符合電磁兼容性（EMC）標準（如FCC part 15或CISPR 22）的應用。理想情況下，這種架構的峰值功率衰減始終與抖動跨度和輸出頻率與抖動頻率之比成正比。本應用筆記討論了由于功率譜測量方式而產生的這些參數的實際限制。
2023-03-01 17:11:33484 
PD/QC快充電源ic U6648具有±5%的隨機頻率抖動功能，開關頻率抖動分散了諧波擾動能量，獲得良好的EMI特性。
2023-05-08 10:53:03259 通過使用抖動打破量化誤差和輸入信號之間的統計相關性可以提高理想量化器的性能。
2023-05-24 09:37:10393 
PD/QC快充電源icU6648布局簡單能效好PD/QC快充電源icU6648具有±5%的隨機頻率抖動功能，開關頻率抖動分散了諧波擾動能量，獲得良好的EMI特性。U6648內部設計有固定65KHz
2023-05-09 15:05:12392 
通過使用抖動打破量化誤差和輸入信號之間的統計相關性可以提高理想量化器的性能。
2023-07-07 09:45:29316 
電子發燒友網站提供《時鐘抖動對ADC性能有什么影響.pdf》資料免費下載
2023-11-28 10:24:101 晶振中的抖動有哪兩種主要類型？ 晶振中的抖動主要分為相位抖動和頻率抖動。 相位抖動是指晶振輸出信號相位的隨機波動。這種波動可能是由于晶體本身的不完美造成的，也可能是由于外部環境的干擾引起的。相位抖動
2024-01-25 13:51:07127
電子發燒友App
工商網監
評論