數據采集和通用測試測量設備中使用的精密信號鏈必須適應寬廣的輸入電平范圍。信號鏈可能需要提供高輸入阻抗，同時支持增益和衰減，并調整共模電平以確保信號落在ADC的適當輸入范圍內。
2023-07-07 12:35:48
371 
匹配傳感器輸出和 ADC 輸入范圍可能很難，尤其是要面對當今傳感器所產生的多種輸出電壓擺幅時。本文為不同變化范圍的差分、單端、單極性和雙極性信號提供簡便但高性能的 ADC 輸入驅動器解決方案，本文
2013-07-23 09:26:463545 在本文中，“傳感器”和“輸入信號”可以互換使用，代表ADC信號鏈的任何類型的電壓輸入。ADC信號鏈的輸入信號可以是傳感器、來自某些源的信號或控制回路的反饋。
2021-08-18 10:26:414810 
16位數據寄存器中。模擬看門狗特性允許應用程序檢測輸入電壓是否超出用戶定義的高/低閥值。ADC 的輸入時鐘不...
2021-08-05 06:53:44
示波器使用8位ADC來數字化所輸入的信號，這主要由示波器的應用需求及ADC的技術發展所決定。隨著一些新興應用的不斷推進，8位ADC往往會因為噪聲的原因而丟失細節，無法很好地滿足市場需求。力科
2019-06-10 08:13:51
我用的是AD9220采集信號，這款ADC數據是并行輸出，測試的時候我給的0V輸入（VINA-VINB=0），其中有一位數據輸出的電平應該一直是低，但是在時鐘周期內會出現一段高的情況。如圖，藍色是時鐘信號，黃色為我測試的其中一位數據輸出信號：此款芯片的時序圖如圖：
2019-01-22 12:37:12
問一個ADC AD9628-125的問題，使用中發現，采樣輸出信號的底噪與輸入信號功率關系密切，沒有輸入信號，噪底很干凈，噪聲水平與預期相當，使用19MHz -16dBm的單音輸入測試，顯示spur
2023-12-06 06:51:41
STM32家族中的所有芯片都內置了逐次逼近寄存器型ADC模塊.內部大致框架如下:每次ADC轉換先進行采樣保持，然后分多步執行比較輸出，步數等于ADC的位數，每個ADC時鐘產生一個數據位。說到這里
2021-07-09 07:30:00
在使用STM32F030C8 adc進行采集時，啟動采樣時在輸入信號會出現一個很大的過沖信號，嘗試過單通道單次采樣，單通道重復采樣，均出現以上問題，下面是具體的采集波形，硬件電路信號由運放輸出直接
2018-09-04 15:35:57
我有一個項目，用到AD7610BSTZ。一個現象是這樣的：我輸入的模擬量增加2MV，34401數字萬用表可以測得。但是ADC轉換的數字量并沒有變化。不知道為什么？ 另外一個問題是：ADC數據轉換必須要用到采集保持IC嗎？如果不用會對采集精度有影響嗎？
2018-12-03 09:09:25
輸出電阻rds和互導gm都會受到輸出電壓vgs的影響，那么在mos場效應管的小信號模型中，輸出電阻和互導是否會受到交流信號的影響不斷變化？
2023-04-28 14:32:13
用verilog 語言來寫一個。。。當輸入端4位數據發生變化時，輸出端會輸出一個脈沖信號，就僅輸出一個就行，我想用數據變化產生的上升沿謝謝親們了 {:1:}
2014-03-18 20:05:03
AD5326在使用中嚴格按照資料時序施加串行數據，并且在寫入后經過readback驗證，要轉換的數確定已經寫入輸入寄存器，但是在寫完數據 stop位后給出 LDAC信號，發現并沒有轉換后的數據輸出。想知道AD5326具體使用方法，和注意事項。
2019-01-04 10:17:47
AD5684的命令位+地址位+數據位一共24位，但是SPI通信只能傳送16位數據怎么辦？請問有沒有推薦的方案或者案例
2023-12-08 08:13:53
你好！我在數據手冊上看AD8421可以單電源供電，但是我單電源供電后，輸入正信號（0~50mV）3KHz正弦波，輸出為1.26V直流信號。輸入信號幅值和頻率變化，輸出均沒有變化。附件是原理圖：附件123.png52.7 KB
2018-09-03 14:05:31
我用的是AD9220采集信號，這款ADC數據是并行輸出，測試的時候我給的0V輸入（VINA-VINB=0），其中有一位數據輸出的電平應該一直是低，但是在時鐘周期內會出現一段高的情況。
如圖，藍色是時鐘信號，黃色為我測試的其中一位數據輸出信號：
此款芯片的時序圖如圖：
2023-12-12 07:29:21
設計了一個ADC電路，使用ADA4930-1放大器和AD9642-210BCPZ，芯片采樣率在210M，在放大器輸入端加3MHZ正弦波輸入信號，測量放大器輸出基本正常且為正弦波。FPGA控制
2018-11-12 09:54:32
Link傳輸的設置，但沒有關于如何連接數據位的規范。塊是否處理位到差分線的攝像機鏈接映射？以上來自于谷歌翻譯以下為原文Can anyone describe how a 24-bit RGB data
2019-03-18 14:59:18
H750 UART 7數據位 + 校驗接收數據異常的原因？如何解決？
2021-12-06 07:46:07
MODBUS rtu發送報文時，是將報文轉換成二進制再從首到末尾依次按位發送的嗎？數據位中間有沒有間隔？
2024-01-18 17:50:32
首先我們先了解下“位”與“字”的區別，位一共有兩種狀態0和1，0代表關、1代表開，對用于PLC中的X、Y、M、S，處理關/開信號的軟元件稱之為位軟元件。我們再說下字，字有單字和雙字，單字由16
2020-12-09 16:51:35
STM32串口如何實現7位數據位？
2021-12-06 07:21:02
STM32實現7位數據位支持需要滿足什么要求？
2021-12-03 07:40:17
各位TI的大神們：請教下，鄙人最近在開發一款數據采集系統，底端的傳感器是0~10V模擬輸出的，想在TI的網站找一款24位的直接能采集0~10V電壓信號的芯片，竟然沒找到，絕大部分都是最大支持到
2019-06-21 08:16:49
。 aduc7061內部應該有兩個24位的ADC，但從讀出來的數據看，[size=13.3333330154419px]ADC0DAT好像是16位的，不像是24位的ADC輸出。[size
2018-09-27 11:43:42
如下圖所示是RF開關hmc221的電路，工作頻率2.1GHz，只使用其中一條通路RF1，RF2通過電容后經50歐電阻到地。但是實際調試中用頻譜儀測輸出頻率和功率，在控制信號電平變化時，輸出信號功率
2018-12-27 09:28:52
短路而損壞芯片！
**iEnable是數據有效標志,可以通過屏蔽IO區域來操作少量的IO變化，從而不影響其它端口的正常工作。比如8個IO口輸入輸出各4個，配置輸出時需要屏蔽掉4個輸入，否則輸入將受
2023-06-10 12:56:48
labview出串口通訊能9個數據位嗎？我單片機配置是9個數據位
2018-04-04 09:15:22
stm32中的串口通信中的USART_WordLength，數據位的長度包不包括開始位哪些?
2018-10-11 17:57:54
和精度都應當優于所選擇的ADC。模擬放大器不僅能放大模擬輸入信號，而且還具有阻抗變化的作用。對于輸入電阻比較小的ADC，而信號源的內阻又比較大時，需要選用高輸入阻抗、低輸出阻抗的放大器，有時也可以加接電
2021-03-26 07:00:00
串口多機通訊，上位機如何設置串口9位數據位/TB8**常用的串口數據位設置只有5~8位，但對于多機通訊要求9位數據位，即要求通過設置TB8區分地址與數據的發送。**先貼一下多機通訊的過程：主機要發送
2022-02-23 07:28:55
原子哥在串口初始化中 void uart_init(u32 pclk2,u32 bound){。。。。USART1->CR1|=0X200C;//1位停止,無校驗位.。。。。}沒有對bit12進行或操作啊？ 那豈不是到底是9位還是8位數據不確定了？謝謝指點!!
2019-06-13 04:35:10
我用vs2010，c++編寫了一個串口助手程序，然后為什么端口號和校驗位下拉菜單有顯示，而波特率，數據位，停止位就沒有呢，我的方法都是一樣的啊。。。求大神指點
2020-03-12 03:45:07
您好：我使用ADA4930驅動器芯片直流耦合信號驅動ADC。當沒有模擬信號輸入的時候，adc會采集到毛刺信號。只要有信號輸入之后，從此之后ADC就不會采到毛刺信號。請問是什么原因導致的。謝謝
2018-08-08 09:32:16
；每組輸入信號（D3~D0）的數據位寬是可自定義的，因按鍵開關個數限制，在驗證實驗時將其位寬定為1位。表4.1給出了對應的真值表。原作者：語雀
2022-07-04 16:09:34
故障現象：
a、項目中使用AD9258-105芯片，上電默認不進行任何配置時，通道A或通道B的某些位沒有輸出（特別是低幾bit，比如D0~D5。具體是哪些位，無規律），電壓固定在0.2V
2023-12-13 08:05:07
512bit的數據同時輸入），以達到更好的效果，但是當前的NICE接口的讀寫數據位寬都是32bit，
我的問題：
1. 是否可以在協處理器上添加另外的數據通道，比如AIcore的專用通路？
2. 是否可以
2023-08-12 07:40:33
1、 解決方案（必要的公式、文字等）在課外實驗中，我們選擇利用ADC對輸入的信號進行采集，然后利用串口控制DAC的輸出，實現通過串口控制DAC輸出采集到的波形的功能。在本實驗中，是通過判斷串口發送
2019-07-05 06:42:13
aci_gap_get_oob_data 得到了數據配對數據包顯示未設置 OOB 數據位。aci_gap_set_authentication_requirement(0x01 - 啟用綁定0x01 啟用 MITM0x02 僅限
2022-12-08 09:02:44
的一部分。數據采集系統的其他部分也可增加其靈活性，包括信號輸入接口、參考電壓接口、用于ADC的時鐘和采樣系統以及用于轉換后ADC輸出數據的數據管理。 通常情況下，模擬信號輸入接口共享一個通用輸入輸出(I/O
2017-12-19 17:10:08
在驅動芯片信號端輸入信號為什么沒有輸出
2019-06-20 10:07:05
任何人都可以幫助代碼或功能，將在4位模式下接口4X20液晶和PIC18F46K22與端口1，2，3，4，而不是上或下Nybble，因為我發現的所有代碼。我已經嘗試改變4X數據位和掩碼的移位，但是沒有成功。我希望有人有一個功能，你可以改變數據位以外的只是nbyle。謝謝！
2019-11-07 09:41:34
如何收發數據位寬度為9位的數據？
2022-01-27 06:33:31
本帖最后由 liuyongwangzi 于 2018-6-21 09:44 編輯
ADC采樣模擬信號提供表示輸入信號的量化數字碼。數字輸出代碼得到后處理，并且結果可以報告給使用該信息做出決定
2018-06-21 09:42:04
轉換器的數字接口狀態良好，然后檢查轉換器的輸出是否普遍代表輸入信號。之后，我再查看零輸入（轉換器噪聲）。在您測得ADC噪聲后，便可將輸入短路接地。利用DAC，您可以將數字輸入編程為模擬零輸出。 此類
2016-01-29 14:47:40
如何測量不斷變化的信號
2019-09-16 09:08:45
隨著ADC的供電電壓的不斷降低，輸入信號擺幅的不斷降低，輸入信號的共模電壓的精確控制顯得越來越重要。交流耦合輸入相對比較簡單，而直流耦合輸入就比較復雜。 典型的例子是正交下變頻（混頻器）輸出
2019-06-19 06:50:39
在做一個設計，需要至少14位的ADC（1.8mV的分辨率），輸入的是一個差分信號（±1.5V）和一個temp信號。有沒有單電源供電的雙通道的ADC滿足我這個設計條件啊？我在選型里面篩選了好久都沒有
2019-05-08 14:58:16
ADC 利用高抽樣率和數字信號處理技術，將抽樣，量化、數字信號處理融為了一體，從而獲得了高精度的 ADC，目前可達 24 位，主要應用于高精度數據采集特別是數字音響系統、多媒體、地簇勘探儀器、聲納等
2020-12-25 09:20:51
AD603級聯構成的AGC電路的檢波電路中，小信號輸入檢波電路，Vagc輸出信號變化不明顯，如何讓輸入的小信號，在Vagc的輸出也能有明顯變化。電路按照數據手冊AD603級聯構成的AGC參考電路
2018-07-31 08:40:25
故障現象：a、項目中使用AD9258-105芯片，上電默認不進行任何配置時，通道A或通道B的某些位沒有輸出（特別是低幾bit，比如D0~D5。具體是哪些位，無規律），電壓固定在0.2V左右；b
2018-08-14 07:38:50
的方法，信號輸入端加隔值電容。用萬用表實測當隔直電容前端(隔直電容前端連接AD)電壓為零時，獲得ADS805E的輸出數字量不斷變化，變化范圍為20mv,可能是什么原因導致的（輸入時鐘1MHz）？？4.
2019-03-01 13:46:19
PCB板制版后，進行硬件測試發現，VCO輸出不隨輸入信號變化而變化，只保持輸出最低頻率，VCO單獨測試可用，VCO控制電壓為0V時輸出27KHZ，5V時輸出46KHZ，請問VCO輸出不隨輸入信號變化而變化，保持輸出27KHZ是怎么回事？
2016-10-26 10:18:14
如題，中文手冊中有一句“ADC濾波器進行真24位信號處理，以正確的采樣頻率轉換來自ADC過采樣的多位原始數據，然后從數字音頻接口輸出。”，這里的ADC濾波器的位數，和ADC的位數一樣嗎？是不是WM8978的ADC輸出也是24位呢？
2019-02-14 00:19:40
圖一是“接收內容”創建字符串類的屬性-顯示樣式（因為十六進制顯示才能正常接收，否則亂碼），圖二是modbus rtu 協議的數據傳輸，圖三是我接收的傳感器傳輸的其中一組數據，請問如何實現數據位的提取？謝謝
2019-03-30 15:07:31
做一個頻率電壓轉換器的仿真，lm358的輸出端有信號，但是741的輸出端并沒有變化，甚至還是反向了
2018-12-22 13:01:36
圖一是“接收內容”-創建-字符串類的屬性-顯示樣式（因為十六進制顯示才能正常接收，否則亂碼），圖二是modbus rtu 協議的數據傳輸，圖三是傳感器傳輸的“接收內容”中的一組數據，請問如何實現數據位的提取？謝謝
2019-03-30 15:16:17
最近正在調試AD5754，芯片電壓正常，±12，3.3v，和2.5v都正常供入。但是用FPGA寫驅動程序是發現，只能讀，SDO信號數據位全為0。不能夠寫入寄存器。下面附上我的波形附件無標題.JPG8.1 KB
2018-08-24 11:18:35
要檢查運放輸入端的阻抗匹配，因為輸入端的阻抗失配會改變輸出失調電壓，由于輸出幅度受到限制，因此會減小ADC的動態范圍。 捕獲數字輸出數據以很高的頻率(1GSps甚至更高)對信號進行采樣意味著由轉換器
2019-05-30 05:00:04
隨著ADC的供電電壓的不斷降低，輸入信號擺幅的不斷降低，輸入信號的共模電壓的精確控制顯得越來越重要。交流耦合輸入相
2010-11-26 10:27:594769 
任何通過時鐘電路進入ADC的噪聲都能直接到達輸出端。ADC中此電路的噪聲機制可認為是一個混頻器。當看到噪聲時，以這種方式考慮輸入就真正能洞察一切了。通過時鐘輸入進入ADC的噪聲頻率將混入模擬輸入信號，并出現在轉換器輸出端的FFT中。
2017-09-14 17:17:12
8 隨著ADC的供電電壓的不斷降低，輸入信號擺幅的不斷降低，輸入信號的共模電壓的精確控制顯得越來越重要。交流耦合輸入相對比較簡單，而直流耦合輸入就比較復雜。 典型的例子是正交下變頻（混頻器）輸出到ADC
2017-12-10 12:09:2411432 
將以上草圖上傳到Uno32板上，然后從MPIDE打開串行終端窗口。 ADC樣本（整數ADC輸出）以1秒的間隔打印在窗口上。您可以觀察這些數字如何隨著LDR上光線的變化而變化。如果您將手指放在LDR上并阻擋掉落在LDR上的光，則ADC輸出將突然下降。
2019-12-05 16:59:487889 
在輸入信號轉換數字數據之后，必須傳輸它們到DSP或ASIC/FPGA進行處理。流行的全差分輸出信號傳輸是方便的。全差分的輸出信號通過兩條對稱線給出和吸收電流。這種信號傳輸的一個例子是LVDS（低壓差分信號）格式。ADC12QS065用LVDS來解決所有這些系統問題（圖1）。
2020-04-04 17:43:002324 
這是一種純粹的ADC驅動功能，無信號調理。 當前一級的驅動能力不夠時，它為ADC提供高輸入阻抗。 這種配置的噪聲和功耗最低，因為沒有附加電阻。 在單電源應用中，信號擺幅可能會受輸入或輸出放大器裕量要求的限制。 對于差分輸入，可利用兩個單位增益驅動器來實現高阻抗輸入，參見CN0307。
2020-07-13 18:02:265247 
問題：有沒有一個模塊，能讓我直接將微小的傳感器輸出訊號轉換為ADC輸入電壓？
2021-04-03 09:11:001820 
STM32系列單片機控制寄存器只支持8、9位數據位。
2021-07-23 11:15:565603 這個情景真的令人很沮喪：你終于將模數轉換器 (ADC) 搭建起來并開始運行，不過事情看起來有點兒不太正常。你輸入了一個電壓，不過ADC的輸出有所不同。
出了什么問題？
看起來所有的設置都沒有
2021-11-24 09:31:472421 問題：STM32移植freemodbus 后測試時，只能使用無校驗 ，設置奇偶校驗時無法與上位機通訊解決方法如果串口助手使用串口配置為：數據位8 停止位1 有奇偶校驗STM32需設置為：數據位
2021-12-24 18:44:2319 基本輸入輸出Proteus圖沒有代碼
2022-12-30 16:48:390 所有模數轉換器（ADC）都有一定量的輸入參考噪聲，建模為與無噪聲ADC輸入串聯的噪聲源。不要將折合到輸入端的噪聲與量化噪聲混淆，量化噪聲僅在ADC處理時變信號時才有意義。在大多數情況下，輸入噪聲越少越好;然而，在某些情況下，輸入噪聲實際上有助于實現更高的分辨率。
2023-02-03 16:08:371267 
無源探頭(探極)置于×10檔時,輸入示波器的信號如何變化?
2023-02-07 12:33:58666 
本應用筆記說明，ADC根據信號輸入電平產生不同水平的噪聲功率，并且ADC噪聲會影響小信號和大信號電平極端情況下的整體接收器響應。如果在接收器設計中未正確考慮ADC噪聲（和失真）功率的級聯貢獻，則轉換器可能超出或低于任何特定應用的規定。
2023-02-25 11:40:401050 
在采樣或子采樣接收器設計中使用高性能奈奎斯特模數轉換器（ADC）時，RF設計人員需要了解ADC在小信號和大信號輸入下的噪聲性能。接收器必須滿足這兩個信號電平極端下的靈敏度和阻塞（高電平干擾）要求
2023-03-02 15:15:10930 
數據采集和通用測試測量設備中使用的精密信號鏈必須適應寬廣的輸入電平范圍。信號鏈可能需要提供高輸入阻抗，同時支持增益和衰減，并調整共模電平以確保信號落在ADC的適當輸入范圍內 。 圖1中的原理圖顯示
2023-07-07 18:40:03531 
FPGA相比MCU而言，在數據位操作上有很明顯的優勢。FPGA支持任意位拼接以及數據截取操作。本篇主要是總結和分享一些對數據位操作的實用語法技巧。內容不多，其中最最最重要的內容是數據的動態位截取操作。
2023-10-01 17:12:00660 
怎么辦？晶振沒有信號輸出? 晶振作為電子設備中常見的元器件之一，在電子系統中起到時鐘信號供應的重要作用。然而，有時我們可能會遇到晶振沒有信號輸出的問題，這會嚴重影響設備的正常運行。本文將針對這一
2024-01-25 13:51:17125
電子發燒友App
工商網監
評論