從頻率計數與合成到傳感器信號調整等很多應用都需要將RF 信號轉換為數字邏輯電平。在這些情況下，設計者一般采用一個高速電壓比較器完成RF到數字信號的轉換工作。由于電壓比較器具有高增益，它們一般有很好的靈敏度，但也會帶來一些問題。高速比較器價格高，很難找到現成的商品，并且易于被快速淘汰。

圖1中的電路可以為高達180 MHz的頻率提供一種有吸引力的方案。設計中的IC是一個74LVCU04極高速CMOS六反相器，可以是采用現成的，也可以從很多來源獲得。此外，很多設備中可能已經含有三個未用到的反相器。一個反相器IC1A作為線性前置放大器工作，構成轉換器的輸入級。偏置電阻R3使反相器的輸入、輸出電壓平均在電源電壓的一半處［VO1=VI1=（VDD/2）］，從而使反相器進入自己的線性區。由于在RF段上，極高速CMOS反相器的交流增益相對較低，（VO1/ VI1）≈7，前置放大器后要增加一個增益級。增加的反相器級聯方案在低頻和直流下，當沒有施加RF信號源時穩定性不佳。

圖1中的電路采用了一種基于施密特觸發器和放大器電路的拓撲（IC1B和IC1C），從而解決了這個問題，它包括一個與頻率有關的正反饋網絡，由R1、R2、CD1和CD2構成。隨著輸入頻率的不同，網絡可表現出兩種特性：在高頻時，去耦電容器對CDC1和CDC2將反饋電阻器R1短路，從而抵消了由正反饋網絡R1、R2與反相器IC1B的輸入電容引起的時間常數。因此，在高頻下，三個反相器IC1A、IC1B和IC1C表現為三個級聯的高速放大器，可以實現最佳的輸入信號帶寬。在直流和低頻時，耦合電容器對CD1和CD2的影響可以忽略不計，而反相器IC1B、IC1C與正反饋網絡R1、R2可以起到一個施密特觸發器電路的作用。為了對VS的輸入靈敏度與確保比較器輸出的無條件穩定之間做出折衷，要對施密特觸發器輸入VO1處的高、低閾值電壓VTH和VTL做出選擇。公式1和公式2分別設定高、低閾值電壓：

為中和較高頻率時靈敏度下降問題，在比較器的輸入端增加了一個由L1和C1構成的低Q阻抗匹配網絡。由于設計目標是在高至160 MHz獲得可接受的靈敏度，因此網絡將50Ω的RF源與運行在150 MHz的IC1A的輸入阻抗ZI1作匹配。不幸的是，數字IC 的制造商通常不會說明邏輯器件的輸入阻抗。因此在設計匹配網絡時，首要任務是用Agilent的矢量網絡分析儀測量第一個反相器IC1A輸入VI1的散射參數S11。圖2顯示了反相器S11參數的史密斯特性圖。

已知

其中ZC=50Ω，可以用圖2中的數據提取第一個反相器在所需頻率處的輸入阻抗。在150 MHz時，得到ZI1= 106.1Ω-j 116.7Ω（在圖2的標記4處）。要確定匹配網絡中各元件的值，可以用任何一種軟件工具（參考文獻1與2）。如果你不熟悉史密斯特性圖的計算，也可以用下列方法進行分析：

1. 用串-并轉換公式（公式4和5），將第一個反相器的輸入阻抗轉換為并聯形式：

將這些公式用于150 MHz時，得到：RP=233Ω，XP=213Ω。（在150 MHz下，XP代表輸入阻抗，CP=5 pF。）

2.算出第一個反相器輸入阻抗RP和50Ω RF源之間實現匹配的網絡匹配初始值。用公式6和7計算出匹配網絡中各元件的值（參考文獻3）。

將這些公式用于150 MHz，得到L1≈100 nH，C1 +CP≈8.7 pF。

3. 從式7中減去反相器的輸入電容CP =5 pF，計算出C1的值：

搭建電路時，使用最接近于計算值的標準元件：L1=100 nH，C1=3.6 pF。如圖3中輸入頻率與靈敏度的關系曲線所示，100 MHz ~ 170 MHz頻率時電路的靈敏度增加，這清楚地證明了阻抗匹配網絡的有效性。可以在選定頻率下將這種方法用于其它感興趣的任何頻率段，實現電路靈敏度的優化。在10 MHz~180 MHz輸入信號范圍內，RF至數字邏輯轉換器的功耗變化不大。最差條件下，3.3V供電電壓下消耗的電流不超過58 mA。