觸發(fā)器電路簡(jiǎn)介?

觸發(fā)器有很多種類，這里主要論述D觸發(fā)器。D觸發(fā)器是CMOS數(shù)字集成電路單元中時(shí)序邏輯電路中的重要組成部分之一，學(xué)習(xí)D觸發(fā)器具有十分重要的意義，可以幫助了解數(shù)字集成電路的單元。?

D觸發(fā)器屬于時(shí)鐘控制觸發(fā)器，一般而言，時(shí)鐘控制的觸發(fā)器可以分成三大類：?第一類時(shí)鐘控制觸發(fā)器要求時(shí)鐘信號(hào)的脈沖寬度小于觸發(fā)器的傳輸延遲，即，時(shí)鐘信號(hào)先為高，接著必須在觸發(fā)器的輸出狀態(tài)改變之前變?yōu)榈汀?

第二類時(shí)鐘控制觸發(fā)器的特點(diǎn)是，時(shí)鐘信號(hào)為高電平時(shí)觸發(fā)器改變輸出狀態(tài)，通常稱這種觸發(fā)器為電平敏感觸發(fā)器（鎖存器Latch）。?

第三類觸發(fā)器的特點(diǎn)是邊沿觸發(fā)，時(shí)鐘信號(hào)的上升/下降沿會(huì)使觸發(fā)器改變輸出狀態(tài)（寄存器Register）。

D觸發(fā)器（data flip-flop）也稱為維持-阻塞邊沿D觸發(fā)器，由六個(gè)與非門組成，其電路圖及其邏輯符號(hào)如下圖所示。其中G1和G2構(gòu)成基本的RS觸發(fā)器，G3和G4構(gòu)成時(shí)鐘控制電路，G5和G6組成數(shù)據(jù)輸入電路。由于 分別為復(fù)位端和置位端，在分析D觸發(fā)器工作原理時(shí)均視為高電平，以保證不影響電路工作。

D觸發(fā)器工作原理

邊沿D 觸發(fā)器：

負(fù)跳沿觸發(fā)的主從觸發(fā)器工作時(shí)，必須在正跳沿前加入輸入信號(hào)。如果在CP 高電平期間輸入端出現(xiàn)干擾信號(hào)，那么就有可能使觸發(fā)器的狀態(tài)出錯(cuò)。而邊沿觸發(fā)器允許在CP 觸發(fā)沿來(lái)到前一瞬間加入輸入信號(hào)。這樣，輸入端受干擾的時(shí)間大大縮短，受干擾的可能性就降低了。邊沿D觸發(fā)器也稱為維持-阻塞邊沿D觸發(fā)器。

電路結(jié)構(gòu)： 該觸發(fā)器由6個(gè)與非門組成，其中G1和G2構(gòu)成基本RS觸發(fā)器。

工作原理：

SD 和RD 接至基本RS 觸發(fā)器的輸入端，它們分別是預(yù)置和清零端，低電平有效。當(dāng)SD=0且RD=1時(shí)，不論輸入端D為何種狀態(tài)，都會(huì)使Q=1，Q=0，即觸發(fā)器置1；當(dāng)SD=1且RD=0時(shí)，觸發(fā)器的狀態(tài)為0，SD和RD通常又稱為直接置1和置0端。我們?cè)O(shè)它們均已加入了高電平，不影響電路的工作。工作過(guò)程如下：

1.CP=0時(shí)，與非門G3和G4封鎖，其輸出Q3=Q4=1，觸發(fā)器的狀態(tài)不變。同時(shí)，由于Q3至Q5和Q4至Q6的反饋信號(hào)將這兩個(gè)門打開(kāi)，因此可接收輸入信號(hào)D，Q5=D，Q6=Q5=D。

2.當(dāng)CP由0變1時(shí)觸發(fā)器翻轉(zhuǎn)。這時(shí)G3和G4打開(kāi)，它們的輸入Q3和Q4的狀態(tài)由G5和G6的輸出狀態(tài)決定。Q3=Q5=D，Q4=Q6=D。由基本RS觸發(fā)器的邏輯功能可知，Q=D。

3.觸發(fā)器翻轉(zhuǎn)后，在CP=1時(shí)輸入信號(hào)被封鎖。這是因?yàn)镚3和G4打開(kāi)后，它們的輸出Q3和Q4的狀態(tài)是互補(bǔ)的，即必定有一個(gè)是0，若Q3為0，則經(jīng)G3輸出至G5輸入的反饋線將G5封鎖，即封鎖了D通往基本RS 觸發(fā)器的路徑；該反饋線起到了使觸發(fā)器維持在0狀態(tài)和阻止觸發(fā)器變?yōu)?狀態(tài)的作用，故該反饋線稱為置0維持線，置1阻塞線。Q4為0時(shí)，將G3和G6封鎖，D端通往基本RS觸發(fā)器的路徑也被封鎖。Q4輸出端至G6反饋線起到使觸發(fā)器維持在1狀態(tài)的作用，稱作置1維持線；Q4輸出至G3輸入的反饋線起到阻止觸發(fā)器置0的作用，稱為置0阻塞線。因此，該觸發(fā)器常稱為維持-阻塞觸發(fā)器?？傊?，該觸發(fā)器是在CP正跳沿前接受輸入信號(hào)，正跳沿時(shí)觸發(fā)翻轉(zhuǎn)，正跳沿后輸入即被封鎖，三步都是在正跳沿后完成，所以有邊沿觸發(fā)器之稱。與主從觸發(fā)器相比，同工藝的邊沿觸發(fā)器有更強(qiáng)的抗干擾能力和更高的工作速度。功能描述

1.狀態(tài)轉(zhuǎn)移真值表

2.特征方程 Qn+1=D

3.狀態(tài)轉(zhuǎn)移圖

脈沖特性：

1.建立時(shí)間：由圖7.8.4維持阻塞觸發(fā)器的電路可見(jiàn)，由于CP信號(hào)是加到門G3和G4上的，因而在CP上升沿到達(dá)之前門G5和G6輸出端的狀態(tài)必須穩(wěn)定地建立起來(lái)。輸入信號(hào)到達(dá)D端以后，要經(jīng)過(guò)一級(jí)門電路的傳輸延遲時(shí)間G5的輸出狀態(tài)才能建立起來(lái)，而G6的輸出狀態(tài)需要經(jīng)過(guò)兩級(jí)門電路的傳輸延遲時(shí)間才能建立，因此D端的輸入信號(hào)必須先于CP的上升沿到達(dá)，而且建立時(shí)間應(yīng)滿足： tset≥2tpd。

2.保持時(shí)間：由圖7.8.4可知，為實(shí)現(xiàn)邊沿觸發(fā)，應(yīng)保證CP=1期間門G6的輸出狀態(tài)不變，不受D端狀態(tài)變化的影響。為此，在D=0的情況下，當(dāng)CP上升沿到達(dá)以后還要等門G4輸出的低電平返回到門G6的輸入端以后，D端的低電平才允許改變。因此輸入低電平信號(hào)的保持時(shí)間為tHL≥tpd。在 D=1的情況下，由于CP上升沿到達(dá)后G3的輸出將G4封鎖，所以不要求輸入信號(hào)繼續(xù)保持不變，故輸入高電平信號(hào)的保持時(shí)間tHH=0。

3.傳輸延遲時(shí)間：由圖7.8.3不難推算出，從CP上升沿到達(dá)時(shí)開(kāi)始計(jì)算，輸出由高電平變?yōu)榈碗娖降膫鬏斞舆t時(shí)間tPHL和由低電平變?yōu)楦唠娖降膫鬏斞舆t時(shí)間tPLH分別是：tPHL=3tpd tPLH=2tpd

4.最高時(shí)鐘頻率：為保證由門G1～G4組成的同步RS觸發(fā)器能可靠地翻轉(zhuǎn)，CP高電平的持續(xù)時(shí)間應(yīng)大于 tPHL，所以時(shí)鐘信號(hào)高電平的寬度tWH應(yīng)大于tPHL。而為了在下一個(gè)CP上升沿到達(dá)之前確保門G5和G6新的輸出 電平得以穩(wěn)定地建立，CP低電平的持續(xù)時(shí)間不應(yīng)小于門G4的傳輸延遲時(shí)間和tset之和，即時(shí)鐘信號(hào)低電平的寬度tWL≥tset+tpd，因此得到：

最后說(shuō)明一點(diǎn)，在實(shí)際集成觸發(fā)器中，每個(gè)門傳輸時(shí)間是不同的，并且作了不同形式的簡(jiǎn)化，因此上面討論的結(jié)果只是一些定性的物理概念。其真實(shí)參數(shù)由實(shí)驗(yàn)測(cè)定。

集成觸發(fā)器：

集成D觸發(fā)器的定型產(chǎn)品種類比較多，這里介紹雙D觸發(fā)器74HC74，實(shí)際上，74型號(hào)的產(chǎn)品種類較多，比如還有7474、74H74等。

通過(guò)圖7.8.5中的邏輯符號(hào)和D觸發(fā)器74HC74的邏輯功能表我們可以看出，HC74是帶有預(yù)置、清零輸入，上跳沿觸發(fā)的邊沿觸發(fā)器。

綜上所述，對(duì)邊沿D觸發(fā)器歸納為以下幾點(diǎn)：

1.邊沿D觸發(fā)器具有接收并記憶信號(hào)的功能，又稱為鎖存器； 2.邊沿D觸發(fā)器屬于脈沖觸發(fā)方式； 3.邊沿D觸發(fā)器不存在約束條件和一次變化現(xiàn)象，抗干擾性能好，工作速度快。

D觸發(fā)器工作原理

主從JK觸發(fā)器是在CP脈沖高電平期間接收信號(hào)，如果在CP高電平期間輸入端出現(xiàn)干擾信號(hào)，那么就有可能使觸發(fā)器產(chǎn)生與邏輯功能表不符合的錯(cuò)誤狀態(tài)。邊沿觸發(fā)器的電路結(jié)構(gòu)可使觸發(fā)器在CP脈沖有效觸發(fā)沿到來(lái)前一瞬間接收信號(hào)，在有效觸發(fā)沿到來(lái)后產(chǎn)生狀態(tài)轉(zhuǎn)換，這種電路結(jié)構(gòu)的觸發(fā)器大大提高了抗干擾能力和電路工作的可靠性。下面以維持阻塞D觸發(fā)器為例介紹邊沿觸發(fā)器的工作原理。

維持阻塞式邊沿D觸發(fā)器的邏輯圖和邏輯符號(hào)如圖9-7所示。該觸發(fā)器由六個(gè)與非門組成，其中G1、G2構(gòu)成基本RS觸發(fā)器，G3、G4組成時(shí)鐘控制電路，G5、G6組成數(shù)據(jù)輸入電路。和分別是直接置0和直接置1端，有效電平為低電平。分析工作原理時(shí)，設(shè)和均為高電平，不影響電路的工作。電路工作過(guò)程如下。

圖9-7 維持阻塞型D觸發(fā)器

① CP=0時(shí)，與非門G3和G4封鎖，其輸出為1，觸發(fā)器的狀態(tài)不變。同時(shí)，由于至G5和至G6的反饋信號(hào)將這兩個(gè)門G5、G6打開(kāi)，因此可接收輸入信號(hào)，使=，==。

② 當(dāng)CP由0變1時(shí)，門G3和G4打開(kāi)，它們的輸出和的狀態(tài)由G5和G6的輸出狀態(tài)決定。==，==。由基本RS觸發(fā)器的邏輯功能可知，=。

③ 觸發(fā)器翻轉(zhuǎn)后，在CP=1時(shí)輸入信號(hào)被封鎖。G3和G4打開(kāi)后，它們的輸出和的狀態(tài)是互補(bǔ)的，即必定有一個(gè)是0，若為0，則經(jīng)G4輸出至G6輸入的反饋線將G6封鎖，即封鎖了D通往基本RS觸發(fā)器的路徑；該反饋線起到了使觸發(fā)器維持在0狀態(tài)和阻止觸發(fā)器變?yōu)?狀態(tài)的作用，故該反饋線稱為置0維持線，置1阻塞線。G3為0時(shí)，將G4和G5封鎖，D端通往基本RS觸發(fā)器的路徑也被封鎖；G3輸出端至G5反饋線起到使觸發(fā)器維持在1狀態(tài)的作用，稱作置1維持線；G3輸出端至G4輸入的反饋線起到阻止觸發(fā)器置0的作用，稱為置0阻塞線。因此，該觸發(fā)器稱為維持阻塞觸發(fā)器。