自20世紀60年代以來。集成電路的發展一直遵循1965年Intel公司的創始人之一Gordon E．Moore預言的集成電路產業發展規律：即集成電路的集成度每3年增長4倍．特征尺寸每3年縮小2倍。目前集成電路特征尺寸的減小導致電源電壓的降低，為了適應集成電路的發展需求，不斷開發新的電路結構以適應在低電源電壓下應用已成為唯一捷徑。是集成電路設計領域的發展趨勢。

本文提出了一種新的混頻器結構——低壓低功耗混頻器。分別降低了跨導級、本振級與輸出負載正常T作時所消耗的直流電壓降．從而達到降低電源電壓的目的。

1 低壓低功耗混頻器電路設計

大部分混頻器基本上由3部分組成：跨導級、本振級與輸出負載級，為了使電路能夠正常工作，我們通常需要提供合適的電源電壓給各級品體管提供靜態偏置，通常所需最小電源電壓應為各級晶體管正常T：作時的直流電壓降之和。因此，降低各級晶體管上的直流電壓降就可直接降低電源電壓，實現低壓低功耗混頻器的設計。

1．1跨導級和本振級直流電壓降的減小

低壓低功耗混頻器結構如圖1所示。圖中跨導管輸出電流：

將Vx代入（2）式，得：

可見．無尾電流源跨導級和本振級能實現本振信號和射頻信號的線性相乘，完成混頻功能。其中M5、M6管實現了本振信號和射頻信號的隔離。但在這里，卻成功的取消了M5、M6地管源極的偏置電流源。降低了跨導級的直流電壓降。

圖1 改進型無尾電流源型混頻器

1．2輸出負載級直流電壓降的減小

混頻器的輸出負載通常有以下幾種實現方式：LC調諧網絡、多晶硅電阻、有源器件。電路在正常工作下，為了減小噪聲對混頻器后級中頻電路的影響，需要混頻器具有盡可能高的轉換增益．是提高輸出電阻是增大轉換增益的有效途徑。但是。大的輸出電阻將會產生較大的直流電壓降，如圖2所示。這對下端采用開關器件電壓工作的本振級，低的工作電壓將導致器件的開關性能下降，使得混頻器的性能隨著電源電壓的降低急劇下降。

圖2帶負載的無尾電流源混頻器

為了避免負載上的直流電壓降低制約電路性能，本設計采用了折疊級聯輸出負載網絡，M9、M10作為電流源，開關管輸出的電流經折疊M11、M12輸出到負載電阻，如圖3所示。

圖3低壓低功耗混頻器

如果，合理選擇M11、M12兩管的尺寸，可以使A、B兩點的阻抗非常低，并A、B兩點的電壓擺幅很小從而讓電路中各節點的電壓擺幅不會受到負載電阻的限制。

當不采用折疊輸出的情況下．M13-M14兩管輸出的溝道熱噪聲決定整個混頻器的熱噪聲性能。如采用折疊結構后，雖然增加了兩個額外的噪聲源（M15、M16），但是流過它們的電流很小，通常只需要：

其中Vin，inax表示混頻器最大輸入信號幅度。隨著A、B兩點的電壓擺幅的減小．電流源M9、M10對混頻器熱噪聲的影響迅速減弱。因此。盡管增加了兩個額外的噪聲源，但M15、M16兩管引入的噪聲與M9、M10管減小的噪聲相比可以被忽略，所以整個混頻器的噪聲仍得到了改善。公式（4）也意味著M15、M16兩管的輸出阻抗可以很大，將會有更多的信號電流流向負載電阻。所以，在輸出節點對線性度影響相同的情況下．改進后的混頻器可以驅動更大的負載電阻，從而最終提高了混頻器的轉換增益。混頻器的負反饋電阻工作在線性區的利用NMOS管M13、M14來實現，我們可以通過改變偏置電流源Igain時可以得到不同的電壓增益，從而實現增益可控制的目的。

2 電路的仿真與分析

為了驗證我們設計的正確性，我們使用ADS進行仿真。本論文提出的混頻器在TSMC 0．35μm CMOS工藝下仿真，電源電壓為1．5V，射頻頻率為2．4GHz，本振信號頻率為2．2GHz，輸出中頻信號頻率為200MHz。

圖4仿真結果

圖4為混頻器性能仿真電路，它們分別為轉換增益仿真電路、ldB增益壓縮仿真電路、單邊帶噪聲仿真電路和混頻器交調失真仿真電路。仿真結果表明，電路轉換增益為-10.5 dB，噪聲系數為20.648 dBm，1 dB壓縮點為-5.764dBm，三階輸入交調點為4.807 dBm．達到了設計的目的。

3 結論

本文主要創新是基于TSMC 0.35 μm CMOS工藝，利用改變電路的結構原理．分別降低了跨導級、本振級與輸出負載正常工作時所消耗的直流電壓降，從而達到混頻器低壓低功耗應用的目的。

責任編輯：gt