１ Σ-Δ型ADC及DAC

現今使用的絕大部分A/D轉換器，例如并行比較型、逐次比較型、積分型等都屬于線性脈沖編碼調制（LPCM）型 A/D轉換器。一個分辨率為n位的這種類型的A/D轉換器，為了能區(qū)分2n個不同的量化等級，需要相當復雜的比較網絡和極高精度的模擬電子器件。當位數n較高時，比較網絡的實現是十分困難的，因而限制了轉換器分辨率的提高。同時使用A/D轉換器構成采集系統時，還必須在轉換之前對抽樣值進行抽樣保持，A/D轉換器分辨率越高，這種要求就越重要，因此在一些高精度采集系統中，在A/D轉換器的前端除了設置有抗混疊濾波器外，大都還需要設置專門的抽樣／保持電路，從而增加了采集系統的復雜度。

所謂總和增量調制編碼（Σ-Δ）型A/D轉換器則與之不同［2］。LPCM型A/D轉換器完全忽略掉信號樣值之間的相關性，只是直接根據抽樣數據的每個樣值的大小進行量化編碼；而Σ-Δ型A/D轉換器則是根據前一樣值與后一樣值之差即所謂增量的大小來進行量化編碼。Σ-Δ型A/D轉換器一般由兩部分組成，第一部分為模擬Σ-Δ調制器，第二部分為數字抽取濾波器，如圖１（ａ）所示。Σ-Δ調制器以極高的抽樣頻率（遠高于奈奎斯特抽樣頻率）對輸入模擬信號進行抽樣，并對兩個抽樣值之間的差值進行低位量化（通常為１位），從而得到用低位數碼表示的Σ-Δ碼，然后將這種Σ-Δ碼送給第二部分的數字抽取濾波器進行抽取濾波，從而得到高分辨率的LPCM信號。圖１（ｂ）為與之相對應的Σ-Δ型D/A轉換器。這種類型的A/D和D/A轉換器，就量化而言，由于采用了極低位的量化器，避免了LPCM型A/D轉換器中需要制造高位D/A轉換器或高精度電阻網絡的困難；而且由于它采用Σ-Δ調制器技術和數字抽取濾波器，可以獲得極高的分辨率，大大超過了LPCM型A/D轉換器；再者由于碼位低，抽樣與量化編碼可以同時完成，幾乎不花時間，因此不需要抽樣保持電路，這樣就使采集系統的構成大為簡化。與傳統的LPCM型A/D轉換器相比，Σ-Δ型A/D轉換器實際上是采用以高抽樣速率來換取高位量化，即以速度換精度的方案。自90年代以來，Σ-Δ型A/D和D/A轉換器獲得了很大發(fā)展，并在高精度數據采集特別是在數字音響系統、多媒體、地震勘探儀、聲納、電子測量等領域中獲得了廣泛的應用。

２ TLC320AD75C簡介

TLC320AD75C是使用四階Σ-Δ技術的高性能20位立體聲模數和數模轉換器（ADA），能同時進行四路20位分辨率的模擬到數字（A/D）和數字到模擬（D/A）信號通道的轉換。其它功能還包括數字衰減、數字復原濾波、軟靜音和片內定時及控制［3］。該芯片具有以下特點：

·單5V（模擬／數字）電源電平及3.3V至5V數字接口電平

·采樣速率高達48kHz；

·分辨率為20位；

·ADC的信噪比為100dB；

·ADC的總諧波失真＋噪聲為0.0017%？？

·DAC的信噪比為104dB；

·DAC的總諧波失真＋噪聲為0.0013%；

·內部電源基準；

·串行接口；

·差分結構；

·DAC具有ＰＷＭ輸出；

·DAC的采樣率為32、44.1和48kHz時可進行數字復原濾波；

·DAC具有數字衰減／軟靜音功能。

TLC320AD75C的引腳排列及引腳功能請參閱TI公司的產品數據手冊，其功能框圖如圖２所示。

３ TLC320AD75C的接口電路設計

由TLC320AD75C的功能方框圖可以看出，TLC320AD75與外電路的接口主要由三部分組成：一是TLC320AD75C與模擬音頻數據的接口，包括ADC的差分輸入和DAC的PWM輸出；二是TLC320AD75C與微控制器的數字音頻數據接口；三是DAC的串行控制接口。下面給出具體的電路設計。

3.1 與模擬音頻數據的接口

為了提供高的共模噪聲抑制比和增加輸入動態(tài)范圍，TLC320AD75C的ADC的輸入采用差分形式；同時還要考慮到TLC320AD75C具有很高的速度和分辨率、開關電容輸入結構以及單電源工作等特點，這就要求我們必須仔細設計相關的驅動放大器。驅動放大器必須提供一個低的信號源阻抗和足夠的輸出電流以驅動ADC輸入，并且其高頻輸出阻抗必須足夠低，以避免帶來轉換誤差。圖３給出了TLC320AD75C與模擬音頻數據的接口電路，由于左、右聲道電路完全相同，故只畫出了一個聲道的接口電路。U1、U2和U3皆選用超低噪聲、寬頻帶、高精度、高速運算放大器OP37。U1和U2將單極性音頻輸入變換為差分形式的輸出，U3則將TLC320AD75C輸出的差分信號對L2-L1 （PWM信號）變換成單極性信號。U1中＋5V通過兩個100KΩ的電阻給運放同相端提供+2.5的靜態(tài)偏置，100μF的電容則使其交流接地。U2同相端接法同U1，圖３中未畫

3.2 與數字音頻數據的接口

TLC320AD75C的串行端口有兩種工作方式：當M/S引腳為高電平時，ADC串行端口配置為主方式，TLC320AD75C從MCLKI產生LRCKA和SCLKA；當M/S接低電平時為從方式，器件從外部接收LRCKA和SCLKA。

本文以ADC的主方式為例說明TLC320AD75C與微控制器間的接口。主方式時LRCKA在內部由MCLKI產生，LRCKA固定為采樣頻率fs （MCIKI/256）。在此信號為高電平期間，左通道數據串行移至輸出端；在低電平期間，右通道數據移至輸出端。轉換周期由LRCKA的上升沿同步。圖 4中的（a）、（b）、（c）三個波形表示了在左、右通道數據所用的32個SCLKA周期中的前20個周期內，從TLC320AD75C中移出的20位、 MSB在前的ADOUT數據。

從圖４可以看出，TLC320AD75C與具有同步串口的微控制器如TI公司DSP系列TMS320C2X/3X/5X/2XX/54X的接口相當容易。然而，目前我國ＤＳＰ的開發(fā)和應用還不普遍，大量的科技和工程技術人員對ＤＳＰ比較生疏。與此相反，單片機如MCS51、8098、MCS196系列卻在我國相當普及并得到了廣泛的應用。遺憾的是MCS51系列單片機沒有同步串口，而且目前的大量數據采集系統的輸出要求的是并行數據。考慮到上述情況，為了同MCS51系列接口，就要在滿足圖４時序的前提下，設計串轉并電路和并轉串電路。

圖５是TLC320AD75C 的ADC與MCS51接口電路，DAC接口電路是上述電路的逆過程，只要將８位輸出鎖存移位寄存器（三態(tài)、串入并出）74LS595改成８位輸入鎖存移位寄存器74LS597（三態(tài)、并入串出）即可，此處不再詳述。圖５與圖３的畫法一樣，鑒于篇幅的限制，省略掉了一些電路細節(jié)，讀者應用本文中的電路時應補上。下面簡單講述一下圖５所示電路的工作過程。根據圖４串行接口時序，要求利用LRCKA和SCLKA生成圖４（d）所示的脈沖。在該脈沖的高電平期間 20位串行數據送到由三片74LS595級聯而成的串入并出接口電路中；在脈沖的下降沿將74LS595中移位寄存器中的數據傳輸到鎖存器；在脈沖的低電平期間發(fā)中斷到MCS51的INTO，MCS51依次發(fā)出三個片選信號，讀走該20位數據，從而完成一個聲道的采集工作。因此如何產生圖4（d）所示的脈沖是本電路的核心問題。在圖５所示電路中，74LS123捕捉到的LRCKA上升沿和下降沿通過線與的方式生成圖4（e）形式的極窄脈沖。在該脈沖的低電平期間置位74LS74；兩片74LS160接成20進制的計數器，在74LS74輸出高電平到來時對SCLKA進行計數，當計滿20個脈沖時輸出一高電平脈沖，該脈沖經一非門倒相去74LS74的復位端。74LS74在上述的置位與復位作用下即產生圖4（f）所示的脈沖，同時在該脈沖的低電平期間還要去清除計數器，停止計數器工作，直至該脈沖的下一個高電平到來。要指出的是圖4（f）所示脈沖比圖４（ｄ）所示的脈沖有一延遲，但只要該延遲時間小于ＴSCLKA/2，即圖4（f）所示脈沖的上升沿比轉換開始后SCLKA的第一個上升沿早，同步計數器就可正確計數，不會漏掉１位串行數據。

3.3 DAC的串行控制接口

16 位控制數據輸入執(zhí)行器件的控制功能。TLC320AD75C采用最高有效位在前的格式，因此，對于16位數據字，D16是最高有效位（MSB），D1是最低有效位。圖6表示CDIN、SHIFT及LATCH的輸入時序。在LATCH為低電平期間，內部裝載數據。CDIN是24位數據流，包括16位控制數據 D1～D16和8位器件地址A1～A8。圖７示出了TLC320AD75C與MCS51串行口的接口電路。在方式０狀態(tài)下，MCS51的串行口為同步移位寄存器方式，數據由RXD端出入，同步移位脈沖由TXD端輸出。由于MCS51發(fā)送、接收的是8位數據，低位在先，而TLC320AD75C采用最高有效位在前的格式，故在MCS51的軟件中應將數據高低位顛倒過來。

責任編輯：gt