詢問電源轉換器設計人員他們希望從半導體開關中獲得什么，答案可能是這樣的：“低導通電阻、高關斷電阻以及兩種狀態之間的最快轉換”。當然，這個想法很簡單，這給出了低功耗。SiC FET接近這一理想水平，在6V級中，導通電阻現在小于750毫歐，邊沿速率在納秒級，對于多千瓦范圍內的轉換器和逆變器來說，效率數字有望達到99.5%以上。

稍加考慮，設計人員還將拋出一些“順便”的方法，例如簡單的柵極驅動、高額定電壓、高效的第三象限操作、高雪崩能量和短路額定值、低熱阻、低系統成本等等。幸運的是，SiC FET也涵蓋了這些基座，其品質因數是同類最佳的。

因此，我們有一個快樂的設計師，直到他們讓SiC FET以最大邊緣速率在面包板中松動，并且立即冒煙。“電源電壓遠低于最大值，只有輕負載！”但是用多少接線和連接電感呢？3000A/μs的驚人電流邊沿速率和僅100nH的電感產生了我們熟悉的公式V = -L.di/dt的300V電壓尖峰，給開關帶來壓力，并引發持續幾微秒的高頻環，在SiC FET屈服之前的短時間內消除本地無線電接收。

我們現在意識到，除非我們努力實現零連接電感或過度指定開關電壓額定值并允許重EMI濾波，否則需要控制邊沿速率并抑制振鈴。限制電壓尖峰的傳統方法是增加串聯柵極電阻RG（OFF），但這有其自身的問題，增加了波形延遲，限制了占空比和高頻操作 - 這是寬帶隙開關的主要優勢之一。柵極電阻也會顯著增加開關損耗，對振鈴影響不大。

更好的解決方案是簡單的RC緩沖器。您可能會對IGBT通常需要的大型熱電阻電容網絡的想法感到困惑，但對于SiC FET，它就不同了。它主要用于抑制連接電感和器件電容之間的諧振，而SiC FET的諧振極低。這意味著通常只需要大約200pF（Coss（er）的2X或3X）的電容，只需幾歐姆的串聯電阻即可提供阻尼。緩沖電阻中會消耗一些功率，但網絡的作用是減少硬開關和軟開關應用中關斷電壓和電流之間的重疊，因此這種轉換的損耗實際上較小。

緩沖器在導通時會產生一些耗散，因此為了獲得完整的圖像，應考慮總損耗 E（ON） + E（OFF）。該圖顯示了 40 毫歐的 E（TOTAL）。藍線沒有緩沖器，RG（ON）和RG（OFF）均為5歐姆。黃線為 RG（ON） 為 5 歐姆，RG（OFF） 為零歐姆，緩沖器為 200pF/10 歐姆。使用40A緩沖器具有明顯的凈優勢，當工作在10kHz時，功耗降低約9.40W。在輕負載下，情況相反，但這些水平的耗散很低。

緩沖器是一個很好的解決方案，但它是一個不方便的開銷嗎？如果在典型應用中評估緩沖電阻吸收的能量，則每個周期的能量可能約為120μJ，相當于5kHz時超過40W。然而，測試表明，其中大部分耗散在SiC FET通道中，因為它在導通時通過其線性區域轉換，而不是在緩沖電阻中。結果是，緩沖器中通常有一個1W的電阻器就足夠了，在這個功率水平下，緩沖器很容易成為表面貼裝類型。電容器很小。

設計師現在可以愉快地在他們的愿望清單中勾選另一個項目，以獲得完美的開關 - 一種可以輕松，廉價地馴服以減少過沖和振鈴的設備，而不會影響其他好處。

審核編輯：郭婷