本文就SiC-MOSFET的可靠性進行說明。這里使用的僅僅是ROHM的SiC-MOSFET產品相關的信息和數據。

ROHM SiC-MOSFET的可靠性

柵極氧化膜

ROHM針對SiC上形成的柵極氧化膜，通過工藝開發和元器件結構優化，實現了與Si-MOSFET同等的可靠性。

CCS TDDB（Constant Current Stress Time Dependent Dielectric Breakdown：恒流經時絕緣擊穿）試驗中，柵極氧化膜可靠性的指標–QBD（Charge to Breakdown）為15～20C/cm2，與Si-MOSFET同等。

另外，在旨在確認有關晶體缺陷的柵極氧化膜可靠性的HTGB（High Temperature Gate Bias：高溫柵極偏壓）試驗（+22V、150℃）中，在裝置中未發生故障和特性波動，順利通過1000小時測試。

閾值穩定性（柵極正偏壓）

SiC上形成的柵極氧化膜界面并非完全沒有陷阱，因此當柵極被長時間施加直流的正偏壓時，陷阱捕獲電子而使閾值上升。

經HTGB試驗證實，閾值偏移非常小，在Vgs=+22V、150℃的條件下1000小時后，僅為0.2～0.3V。大多數陷阱在施加應力初期的幾十個小時內被填充，其后幾乎沒有變化，很穩定。

閾值穩定性（柵極負偏壓）

反之，當柵極被長時間施加直流的負偏壓時，空穴被捕獲，閾值下降。在HTGB試驗中，負偏壓下的閾值變化程度大于正偏壓，在Vgs為-10V以上時閾值下降超過0.5V。

第二代MOSFET（SCT2［xxx［］系列、SCH2xxx］系列）中，柵極負偏壓的保證電壓為-6V。請注意，當負偏壓大于-6V時，閾值可能進一步降低。交流（正負）偏壓時，反復進行對陷阱的充放電，因此偏移的影響很小。

體二極管的通電劣化

一般認為SiC-MOSFET存在稱為“體二極管的通電劣化”的故障模式。這是正向電流持續流過MOSFET的體二極管時，電子-空穴對的重新復合能量使稱為“堆垛層錯”的缺陷擴大，影響到電流路徑，使導通電阻和體二極管的Vf上升的模式。

堆垛層錯使發熱量增加，在某些情況下還會引起耐壓性能下降。因此，在用于發生向體二極管換流的應用（逆變器、DC/DC轉換器等）時，有可能會導致問題。（※在SBD和MOSFET的第一象限工作中不會發生這類問題）

ROHM通過開發不會擴大堆垛層錯的獨特工藝，成功地確保了體二極管通電的可靠性。在1200V　80Ω的第二代SiC MOSFET產品中，實施了對體二極管進行1000小時的直流8A通電測試，結果如下。試驗證明，所有特性如導通電阻，漏電流等都沒有變化。

短路耐受能力

由于SiC-MOSFET與Si-MOSFET相比具有更小的芯片面積和更高的電流密度，因此對于導致熱擊穿的短路的耐受能力往往比Si-MOSFET低。TO247封裝的1200 V級MOSFET中，Vdd=700V、Vgs=18V時的短路耐受時間約為8～10μs。隨著Vgs降低，飽和電流減小，所以耐受時間變長。另外，Vdd較低時發熱量也會減少，所以耐受時間會更長。

由于關斷SiC-MOSFET所需的時間非常短，所以當Vgs的斷路速度很快時，急劇的dI/dt可能會引發較大的浪涌電壓。請使用逐漸降低柵極電壓的軟關斷功能等，并在沒有過電壓的情況下關斷。

dV/dt破壞

Si-MOSFET存在一種由于dV/dt過高而通過電容Cds流過瞬態電流，寄生雙極晶體管工作導致損壞的模式。ROHM的SiC-MOSFET由于寄生雙極晶體管的電流放大倍數hFE較低，因而不會發生電流放大，截至目前的調查中，即使在50kV/μs左右的工作條件下，也未發生這種損壞模式。關于體二極管快速恢復時的dV/dt，一般認為由于SiC-MOSFET的快速恢復電流非常小，快速恢復時的dI/dt很小，所以dV/dt也不會增加，不易發生這種損壞模式。

宇宙射線引起的中子耐受能力

在高原應用中，受宇宙射線影響，少數進入地面的中子或重離子有時會引發半導體器件的單粒子效應，這已成為需要解決的問題。在對SiC-MOSFET（n=15）進行的白色中子照射試驗（能量：1～400MeV，由大阪大學核物理研究中心RCNP實施）中，在Vds=1200V（額定耐壓的100%）條件下實施1.45×109 neutrons/cm2/s的中子照射后，結果并未發生由于單粒子效應引發的故障。海拔0m處的故障率為0.92FIT，海拔高度4000m處也僅為23.3FIT，故障率比同等級Si-IGBT和Si-MOSFET低3～4個數量級。耐壓實力值更高，并具有足夠的余量，從而可以在高原應用或多個使用的應用中，降低因宇宙射線引起的中子誘發故障的風險。

靜電擊穿耐受能力

SiC-MOSFET的優點是芯片尺寸可以比Si-MOSFET小，但另一方面，靜電擊穿（ESD）耐受能力卻較低。因此，處理時需要采取充分的防靜電措施。

靜電對策舉例

?利用離子發生器除去人體、元器件、作業環境中的靜電（推薦）

?利用腕帶、接地除去人體、作業環境中的靜電（元器件帶電時無效，所以僅此對策還不夠）

各種可靠性試驗結果

以日本廣泛采用的JEITA（原“EIAJ”）ED-4701作為用來評估半導體的測試方法，其可靠性試驗結果如下。從結果可以看出，ROHM的SiC-MOSFET具有足夠的可靠性。

審核編輯：郭婷