體現(xiàn)/實(shí)現(xiàn)三維線(xiàn)內(nèi)錫膏檢測(cè)的優(yōu)點(diǎn)

作者：Stacy Kalisz Johnson
安捷倫科技公司
stacy_johnson@agilent.com

　　盡管在公共領(lǐng)域有大量文章和實(shí)例說(shuō)明采用三維錫膏檢測(cè)(SPI)來(lái)控制印刷流程，排除/識(shí)別錫膏印刷錯(cuò)誤的種種優(yōu)點(diǎn)，但是仍有一些公司對(duì)三維錫膏檢測(cè)存有顧慮。大多數(shù)公司與人士一致認(rèn)為采用一定的檢測(cè)方案是必要的，但是并不需要將自動(dòng)三維檢測(cè)作為主流技術(shù)。最近針對(duì)二維與三維的行業(yè)位置進(jìn)行的一項(xiàng)調(diào)查結(jié)果顯示三維技術(shù)更受青睞，每五個(gè)項(xiàng)目中有四個(gè)需要采用三維檢測(cè)技術(shù)。本文介紹了最近一些成功的實(shí)例，說(shuō)明采用三維錫膏檢測(cè)實(shí)現(xiàn)的表面貼裝技術(shù)(SMT)組裝，并證明行業(yè)正在不斷地朝著百分之百的線(xiàn)內(nèi)三維錫膏檢測(cè)方向發(fā)展。

　　錫膏印刷流程會(huì)產(chǎn)生很多缺陷已經(jīng)是一個(gè)不爭(zhēng)的事實(shí)(1，2，3，4，5，6，7，8)。一些刊物和公司甚至指出這類(lèi)缺陷的數(shù)量已占總?cè)毕輸?shù)量的80%。另外一個(gè)眾所周知的事實(shí)是錫膏數(shù)量是判斷焊點(diǎn)質(zhì)量及其可靠性的一個(gè)重要指標(biāo)(1，3，9，10，11)。100%的采用錫膏檢測(cè)(SPI)將有助于減少印刷流程中產(chǎn)生的焊點(diǎn)缺陷(12)，而且可通過(guò)最低的返工(如清洗電路板)成本來(lái)減少?gòu)U品帶來(lái)的損失，另外一個(gè)好處是焊點(diǎn)的可靠性將得到保證(3)。計(jì)算結(jié)果表明回流前印刷缺陷的損失比回流后缺陷的損失小10倍, 比在線(xiàn)測(cè)試缺陷的損失小70倍，比平面缺陷的損失小700倍。隨著錫膏檢測(cè)新技術(shù)的問(wèn)世，結(jié)合了錫膏印刷和回流前三維錫膏檢測(cè)的流程控制就勢(shì)在必行。而且，線(xiàn)內(nèi)流程控制已成為提高可靠性和節(jié)省成本的一個(gè)機(jī)會(huì)。

　　文章前面提及的大量刊物與實(shí)例說(shuō)明了采用二維與三維錫膏檢測(cè)控制印刷流程和排除或識(shí)別錫膏印刷錯(cuò)誤的各種好處。大多數(shù)公司和人士認(rèn)為在當(dāng)今的制造領(lǐng)域，芯片規(guī)模封裝(CSP)面臨越來(lái)越大的挑戰(zhàn)，加之裝置已經(jīng)降到了0201型，因而采用一定的檢測(cè)方案已經(jīng)成為當(dāng)務(wù)之急。為什么很多公司還采用無(wú)錫膏檢測(cè)，二維錫膏檢測(cè)或帶三維取樣的二維錫膏檢測(cè)作為錫膏檢測(cè)方法呢？產(chǎn)生這種做法的原因很多，比如經(jīng)濟(jì)環(huán)境不景氣，導(dǎo)致企業(yè)無(wú)法更新或購(gòu)買(mǎi)新的設(shè)備等。盡管存在種種不利因素，但是過(guò)去幾年新的技術(shù)革新仍使三維錫膏檢測(cè)得到了業(yè)界的認(rèn)可，許多公司對(duì)三維錫膏檢測(cè)進(jìn)行了投資。這些公司也從這一技術(shù)中大大獲益，生產(chǎn)出可靠性高的部件，相比使用其他的檢測(cè)設(shè)備，節(jié)省了很多成本。

　　由于接密間距裝置，如0201，芯片規(guī)模封裝(CSP)，球柵列陣(BGA)，圓柱柵格陣列(CCGA)等對(duì)錫膏數(shù)量有很高要求，所以要想成功制造這些裝置，流程控制已經(jīng)成為其中的關(guān)鍵環(huán)節(jié)。封裝廠(chǎng)嚴(yán)格控制每一個(gè)組裝流程以確保高成品率的能力使得它在市場(chǎng)上占據(jù)了有利位置。

　　最近用戶(hù)100%采用三維線(xiàn)內(nèi)錫膏檢測(cè)完成的工作展示了錫膏檢測(cè)和流程控制具備的優(yōu)點(diǎn)。圖例是采用安捷倫SP50設(shè)備得出的錫膏檢測(cè)數(shù)據(jù)。安捷倫SP50是100%的線(xiàn)內(nèi)二維和三維錫膏檢測(cè)系統(tǒng)。這一系統(tǒng)使用了一個(gè)具有專(zhuān)利的成像鏈，因而可以持續(xù)提供20um/象素的分辨率，其速度可與高速運(yùn)轉(zhuǎn)的生產(chǎn)線(xiàn)媲美。所以用戶(hù)可以獲得二維和三維的錫膏信息，同時(shí)兼顧分辨率與速度。

　　在一家封裝廠(chǎng)，安捷倫5DX X線(xiàn)檢測(cè)系統(tǒng)可檢測(cè)球柵列陣的產(chǎn)品質(zhì)量，并分析球柵列陣的結(jié)果。在研究結(jié)果時(shí)可發(fā)現(xiàn)，有質(zhì)量問(wèn)題的地方，球柵列陣上的錫膏數(shù)量要偏高(見(jiàn)圖1)。因此，錫膏檢測(cè)系統(tǒng)上的微調(diào)可以發(fā)現(xiàn)錫膏數(shù)量的增加，并在生產(chǎn)上游發(fā)現(xiàn)這些缺陷，并防止這些缺陷進(jìn)入下面的流程。早期發(fā)現(xiàn)這些缺陷可以節(jié)省返工帶來(lái)的花費(fèi)。另外，了解錫膏數(shù)量并控制它有助于實(shí)現(xiàn)焊接點(diǎn)長(zhǎng)期的可靠性(3,9,10,11)。

　　根據(jù)錫膏檢測(cè)結(jié)果(圖2)，可以在第二個(gè)封裝廠(chǎng)上發(fā)現(xiàn)在四方扁平封裝(QFP)上出現(xiàn)的錫膏數(shù)量變化 。連續(xù)6個(gè)印刷電路板(PCB)上的錫膏數(shù)量減少了50%。三維錫膏檢測(cè)系統(tǒng)發(fā)現(xiàn)了這一問(wèn)題。進(jìn)行了絲網(wǎng)印刷調(diào)整后，流程又重新回到了控制范圍中。值得注意的是，如果只采用二維檢測(cè)，將無(wú)法發(fā)現(xiàn)這一問(wèn)題(換而言之，二維檢測(cè)無(wú)法設(shè)別錫膏數(shù)量方面的信息)。

　　圖3是錫膏檢測(cè)系統(tǒng)檢查出缺陷的另一個(gè)實(shí)例。出現(xiàn)印刷問(wèn)題的地方，其區(qū)域、高度和數(shù)量的缺陷都已經(jīng)顯示出來(lái)了(圖3A)。一旦錫膏檢測(cè)系統(tǒng)檢查出缺陷，并通過(guò)放大缺陷，肉眼都可以清楚地看到這些缺陷，就如實(shí)際錫膏墊的放大圖所顯示的(圖3A)。在這一情況下，絲網(wǎng)印刷機(jī)的印刷速度就大大受影響，并生產(chǎn)出錫膏有問(wèn)題的電路板。當(dāng)印刷速度重新恢復(fù)正常，印刷效果也就正常了(肉眼可以識(shí)別，錫膏檢測(cè)系統(tǒng)沒(méi)有顯示任何缺陷，見(jiàn)圖3B)。

　　結(jié)論

　　在世界各地的生產(chǎn)線(xiàn)上可以找到無(wú)數(shù)類(lèi)似的實(shí)例。不同裝配廠(chǎng)的例子再次體現(xiàn)了對(duì)三維錫膏檢測(cè)技術(shù)的需要程度。即使只減少了終端用戶(hù)手中產(chǎn)品的一個(gè)缺陷，在短期內(nèi)也可以說(shuō)明對(duì)三維錫膏檢測(cè)設(shè)備進(jìn)行的投資是合理的。另外，生產(chǎn)出質(zhì)量一流，可靠性能高的產(chǎn)品帶來(lái)的聲譽(yù)也是不可估量的。總而言之，二維和三維檢測(cè)對(duì)于避免在生產(chǎn)下游出現(xiàn)劣質(zhì)的印刷裝置，確保裝置的可靠性至關(guān)重要（圖4）。現(xiàn)在的三維錫膏檢測(cè)系統(tǒng)可以使用戶(hù)改善流程，識(shí)別和排除缺陷，從而減少成本，贏得利潤(rùn)，創(chuàng)造出具有競(jìng)爭(zhēng)力的高效組裝流程。

　　參考書(shū)目：

1. "2D Versus 3D Solder Paste Inpsection". K Fauber. S. Johnson.www.agilent.com/see/aoi 2003.
2. "Process Control for Solder Paste Deposition." M. Owen, J. Hawthorne. SMTA ''99. pp 488-493.
3. "Printing Guidelines for BGA and CSP Assemblies." D. Burr. SMI ''98. p. 417-24.
4. "On-line Enhancement of the Stencil Printing Process." L. Barajas, E. Kamen, A. Goldstein.
5. "Solder Paste Printing." B. Bentzen. SMT in Focus. October 2000.
6. "Optimizing Printer-Based Solder Paste Inspection." J.Morini, J. Cronin, D. O''Neal. Circuits Assembly.
7. "Machine Capability Analyses of Solder Paste Printers." CTQ 2001.
8. "An Integrated Test and Inspection Strategy." D. Mendez. Apex 2000.
9. "A 3-D Solder Paste Inspection Strategy for CSPs and 0201s." R. Kelley, D. Tan.
10. "Flip-Chip/CSP Assembly Reliability and Solder Volume Effects." J. Clech. SMI `98. p. 315-23.
11. "3-D Solder Paste Inspection." R. Kelley, D. Clark. SMT. January 2001.
12. "An Integrated Test and Inspection Strategy." D. Mendez. Apex 2000.
13. "Tombstones". J. Hall. Circuitnet. May 2003.
14. "CBGA assembly user guide".www.ibm.com. May 2002.