現代混合信號PCB的布局和布線
??? 下面將通過OC48接口卡的設計來闡述混合信號PCB 布局和布線的技術。OC48代表光載波標準48，基本上面向2.5Gb串行光通訊，它是現代通訊設備中高容量光通訊標準的一種。OC48接口卡包含若干典型混合信號PCB的布局和布線問題，其布局和布線過程將指明解決混合信號PCB布局方案的順序和步驟。
圖2：OC48接口卡的邏輯 　
??? 如圖2所示，OC48卡包含一個實現光信號和模擬電信號雙向轉換的光收發器。模擬信號輸入或輸出數字信號處理器，DSP將這些模擬信號轉換為數字邏輯電平，從而可與微處理器、可編程門陣列以及在OC48卡上的DSP和微處理器的系統接口電路相連接。獨立的鎖相環、電源濾波器和本地參考電壓源也集成在一起。
??? 其中，微處理器是一個多電源器件，主電源為2V，3.3V的I/O信號電源由板上其他數字器件共享。獨立數字時鐘源為OC48 I/O、微處理器和系統I/O提供時鐘。
??? 經過檢查不同功能電路塊的布局和布線要求，初步建議采用12層板，如圖3所示。微帶和帶狀線層的配置可以安全地減少鄰近走線層的耦合并改善阻抗控制。第一層和第二層之間設置接地層，將把敏感的模擬參考源、CPU核和PLL濾波器電源的布線與在第一層的微處理器和DSP器件相隔離。電源和接地層總是成對出現的，與OC48卡上為共享3.3V電源層所做的一樣。這樣將降低電源和地之間的阻抗，從而減少電源信號上的噪聲。
??? 要避免在鄰近電源層的地方走數字時鐘線和高頻模擬信號線，否則，電源信號的噪聲將耦合到敏感的模擬信號之中。
??? 要根據數字信號布線的需要，仔細考慮利用電源和模擬接地層的開口(split)，特別是在混合信號器件的輸入和輸出端。在鄰近信號層穿過一開口走線會造成阻抗不連續和不良的傳輸線回路。這些都會造成信號質量、時序和EMI問題。
??? 有時增加若干接地層，或在一個器件下面為本地電源層或接地層使用若干外圍層，就可以取消開口并避免出現上述問題，在OC48接口卡上就采用了多個接地層。保持開口層和布線層位置的層疊對稱可以避免卡變形并簡化制作過程。由于1盎司覆銅板耐大電流的能力強，3.3V電源層和對應的接地層要采用1盎司覆銅板，其它層可以采用0.5盎司覆銅板，這樣，可以降低暫態高電流或尖峰期間引起的電壓波動。
??? 如果你從接地層往上設計一個復雜的系統，應采用0.093英寸和0.100英寸厚度的卡以支撐布線層及接地隔離層。卡的厚度還必須根據過孔焊盤和孔的布線特征尺寸調整，以便使鉆孔直徑與成品卡厚度的寬高比不超過制造商提供的金屬化孔的寬高比。
??? 如果要用最少的布線層數設計一個低成本、高產量的商業產品，則在布局或布線之前，要仔細考慮混合信號PCB上所有特殊電源的布線細節。在開始布局和布線之前，要讓目標制造商復查初步的分層方案。基本上要根據成品的厚度、層數、銅的重量、阻抗(帶容差)和最小的過孔焊盤和孔的尺寸來分層，制造商應該書面提供分層建議。
??? 建議中要包含所有受控阻抗帶狀線和微帶線的配置實例。要將你對阻抗的預測與制造商對阻抗的結合起來考慮，然后，利用這些阻抗預測可以驗證用于開發CAD布線規則的仿真工具中的信號布線特性。

OC48卡的布局
??? 在光收發器和DSP之間的高速模擬信號對外部噪聲非常敏感。同樣，所有特殊電源和參考電壓電路也使該卡的模擬和數字電源傳輸電路之間產生大量的耦合。有時，受機殼形狀的限制，不得不設計高密度板卡。由于外部光纜接入卡的方位和光收發器部分元件尺寸較高，使收發器在卡中的位置很大程度上被固定死。系統I/O連接器位置和信號分配也是固定的。這是布局之前必須完成的基礎工作(見圖4)。
??? 與大多數成功的高密度模擬布局和布線方案一樣，布局要滿足布線的要求，布局和布線的要求必須互相兼顧。對一塊混合信號PCB的模擬部分和2V工作電壓的本地CPU內核，不推薦采用“先布局后布線”的方法。對OC48卡來說，DSP模擬電路部分包含有模擬參考電壓和模擬電源旁路電容的部分應首先互動布線。完成布線后，具有模擬元件和布線的整個DSP要放到距離光收發器足夠近的地方，充分保證高速模擬差分信號到DSP的布線長度最短、彎曲和過孔最少。差分布局和布線的對稱性將減少共模噪聲的影響。但是，在布線之前很難預測布局的最佳方案(見圖5)。
??? 要向芯片分銷商咨詢PCB排板的設計指南。在按照指南設計之前，要與分銷商的應用工程師充分交流。許多芯片分銷商對提供高質量的布板建議有嚴格的時間限制。有時，他們提供的解決方案對于使用該器件的“一級客戶”是可行的。在信號完整性(SI)設計領域，新器件的信號完整性設計特別重要。根據分銷商的基本指南并與封裝中每條電源和接地引腳的特定要求相結合，就可以開始對集成了DSP和微處理器的OC48卡布局布線。
??? 高頻模擬部分的位置和布線確定后，就可以按照框圖中所示的分組方法放置其余的數字電路。要注意仔細設計下列電路：對模擬信號靈敏度高的CPU中PLL電源濾波電路的位置；本地CPU內核電壓調整器；用于“數字”微處理器的參考電壓電路。
??? 數字布線的電氣和制造準則規范此時才可以恰當地應用到設計之中。前述對高速數字總線和時鐘信號的信號完整性的設計，揭示出一些對處理器總線、平衡Ts及某些時鐘信號布線的時滯匹配的特殊布線拓撲要求。但是你或許不知道，也有人提出更新的建議，即增加若干端接電阻。
??? 在解決問題的過程中，布板階段做一些調整是當然的事。但是，在開始布線之前，很重要的一步是按照布局方案驗證數字部分的時序。此時此刻，對板卡進行完整DFM/DFT布局復查將有助于確保該卡滿足客戶的需要。

OC48卡的數字布線
??? 對于數字器件電源線和混合信號DSP的數字部分，數字布線要從SMD出路圖(escape patterns)開始。要采用裝配工藝允許的最短和最寬的印制線。對于高頻器件來說，電源的印制線相當于小電感，它將惡化電源噪聲，使模擬和數字電路之間產生不期望的耦合。電源印制線越長，電感越大。
??? 采用數字旁路電容可以得到最佳的布局和布線方案。簡言之，根據需要微調旁路電容的位置，使之安裝方便并分布在數字部件和混合信號器件數字部分的周圍。要采用同樣的“最短和最寬的走線”方法對旁路電容出路圖進行布線。
??? 當電源分支要穿過連續的平面時(如OC48接口卡上的3.3V電源層)，則電源引腳和旁路電容本身不必共享相同的出口圖，就可以得到最低的電感和ESR旁路。在OC48接口卡這樣的混合信號PCB上，要特別注意電源分支的布線。記住，要在整個卡上以矩陣排列的形式放置額外的旁路電容，即使在無源器件附近也要放置 (見圖6)。
??? 電源出路圖確定之后，就可以開始自動布線。OC48卡上的ATE測試觸點要在邏輯設計時定義。要確保ATE接觸到100%的節點。為了以0.070英寸的最小ATE測試探頭實現ATE測試，必須保留引出過孔(breakout via)的位置，以保證電源層不會被過孔的反面焊盤(antipads)交叉所隔斷。
??? 如果要采用一個電源和接地層開口(split)方案，應在平行于開口的鄰近布線層上選擇偏移層(layer bias)。在鄰近層上按該開口區域的周長定義禁止布線區，防止布線進入。如果布線必須穿過開口區域到另一層，應確保與布線相鄰的另一層為連續的接地層。這將減少反射路徑。讓旁路電容跨過開口的電源層對一些數字信號的布板有好處，但不推薦在數字和模擬電源層之間進行橋接，這是因為噪聲會通過旁路電容互相耦合。
??? 若干最新的自動布線應用程序能夠對高密度多層數字電路進行布線。初步布線階段要在SMD出口中使用0.050英寸大尺寸過孔間距和考慮所使用的封裝類型，后續布線階段要容許過孔的位置互相靠得比較近，這樣所有工具都能實現最高的布通率和最低的過孔數。由于OC48處理器總線采用一種改進的星形拓撲結構，在自動布線時其優先級最高(見圖7)。
總結?
OC48卡布板完成之后要進行信號完整性核查和時序仿真。仿真證明布線指導達到預期的要求并改善了第二層總線的時序指標。最后進行設計規則檢查、最終制造的復查、光罩和復查并簽發給制造者，則布板任務才正式結束

分區設計
摘要：混合信號電路PCB的設計很復雜，元器件的布局、布線以及電源和地線的處理將直接影響到電路性能和電磁兼容性能。本文介紹的地和電源的分區設計能優化混合信號電路的性能。
??? 如何降低數字信號和模擬信號間的相互干擾呢？在設計之前必須了解電磁兼容(EMC)的兩個基本原則：第一個原則是盡可能減小電流環路的面積；第二個原則是系統只采用一個參考面。相反，如果系統存在兩個參考面，就可能形成一個偶極天線(注：小型偶極天線的輻射大小與線的長度、流過的電流大小以及頻率成正比)；而如果信號不能通過盡可能小的環路返回，就可能形成一個大的環狀天線(注：小型環狀天線的輻射大小與環路面積、流過環路的電流大小以及頻率的平方成正比)。在設計中要盡可能避免這兩種情況。
??? 有人建議將混合信號電路板上的數字地和模擬地分割開，這樣能實現數字地和模擬地之間的隔離。盡管這種方法可行，但是存在很多潛在的問題，在復雜的大型系統中問題尤其突出。最關鍵的問題是不能跨越分割間隙布線，一旦跨越了分割間隙布線，電磁輻射和信號串擾都會急劇增加。在PCB設計中最常見的問題就是信號線跨越分割地或電源而產生EMI問題。
??? 如圖1所示，我們采用上述分割方法，而且信號線跨越了兩個地之間的間隙，信號電流的返回路徑是什么呢？假定被分割的兩個地在某處連接在一起(通常情況下是在某個位置單點連接)，在這種情況下，地電流將會形成一個大的環路。流經大環路的高頻電流會產生輻射和很高的地電感，如果流過大環路的是低電平模擬電流，該電流很容易受到外部信號干擾。最糟糕的是當把分割地在電源處連接在一起時，將形成一個非常大的電流環路。另外，模擬地和數字地通過一個長導線連接在一起會構成偶極天線。
??? 了解電流回流到地的路徑和方式是優化混合信號電路板設計的關鍵。許多設計工程師僅僅考慮信號電流從哪兒流過，而忽略了電流的具體路徑。如果必須對地線層進行分割，而且必須通過分割之間的間隙布線，可以先在被分割的地之間進行單點連接，形成兩個地之間的連接橋，然后通過該連接橋布線。這樣，在每一個信號線的下方都能夠提供一個直接的電流回流路徑，從而使形成的環路面積很小。
??? 采用光隔離器件或變壓器也能實現信號跨越分割間隙。對于前者，跨越分割間隙的是光信號；在采用變壓器的情況下，跨越分割間隙的是磁場。還有一種可行的辦法是采用差分信號：信號從一條線流入從另外一條信號線返回，這種情況下，不需要地作為回流路徑。
??? 要深入探討數字信號對模擬信號的干擾必須先了解高頻電流的特性。高頻電流總是選擇阻抗最小(電感最低)，直接位于信號下方的路徑，因此返回電流會流過鄰近的電路層，而無論這個臨近層是電源層還是地線層。
??? 在實際工作中一般傾向于使用統一地，而將PCB分區為模擬部分和數字部分。模擬信號在電路板所有層的模擬區內布線，而數字信號在數字電路區內布線。在這種情況下，數字信號返回電流不會流入到模擬信號的地。
??? 只有將數字信號布線在電路板的模擬部分之上或者將模擬信號布線在電路板的數字部分之上時，才會出現數字信號對模擬信號的干擾。出現這種問題并不是因為沒有分割地，真正的原因是數字信號的布線不適當。
??? PCB設計采用統一地，通過數字電路和模擬電路分區以及合適的信號布線，通常可以解決一些比較困難的布局布線問題，同時也不會產生因地分割帶來的一些潛在的麻煩。在這種情況下，元器件的布局和分區就成為決定設計優劣的關鍵。如果布局布線合理，數字地電流將限制在電路板的數字部分，不會干擾模擬信號。對于這樣的布線必須仔細地檢查和核對，要保證百分之百遵守布線規則。否則，一條信號線走線不當就會徹底破壞一個本來非常不錯的電路板。
?? 在將A/D轉換器的模擬地和數字地管腳連接在一起時，大多數的A/D轉換器廠商會建議：將AGND和DGND管腳通過最短的引線連接到同一個低阻抗的地上(注：因為大多數A/D轉換器芯片內部沒有將模擬地和數字地連接在一起，必須通過外部管腳實現模擬和數字地的連接)，任何與DGND連接的外部阻抗都會通過寄生電容將更多的數字噪聲耦合到IC內部的模擬電路上。按照這個建議，需要把A/D轉換器的AGND和DGND管腳都連接到模擬地上，但這種方法會產生諸如數字信號去耦電容的接地端應該接到模擬地還是數字地的問題。
??? 如果系統僅有一個A/D轉換器，上面的問題就很容易解決。如圖3中所示，將地分割開，在A/D轉換器下面把模擬地和數字地部分連接在一起。采取該方法時，必須保證兩個地之間的連接橋寬度與IC等寬，并且任何信號線都不能跨越分割間隙。
??? 如果系統中A/D轉換器較多，例如10個A/D轉換器怎樣連接呢？如果在每一個A/D轉換器的下面都將模擬地和數字地連接在一起，則產生多點相連，模擬地和數字地之間的隔離就毫無意義。而如果不這樣連接，就違反了廠商的要求。
??? 最好的辦法是開始時就用統一地。如圖4所示，將統一的地分為模擬部分和數字部分。這樣的布局布線既滿足了IC器件廠商對模擬地和數字地管腳低阻抗連接的要求，同時又不會形成環路天線或偶極天線而產生EMC問題。
??? 如果對混合信號PCB設計采用統一地的做法心存疑慮，可以采用地線層分割的方法對整個電路板布局布線，在設計時注意盡量使電路板在后邊實驗時易于用間距小于1/2英寸的跳線或0歐姆電阻將分割地連接在一起。注意分區和布線，確保在所有的層上沒有數字信號線位于模擬部分之上，也沒有任何模擬信號線位于數字部分之上。而且，任何信號線都不能跨越地間隙或是分割電源之間的間隙。要測試該電路板的功能和EMC性能，然后將兩個地通過0歐姆電阻或跳線連接在一起，重新測試該電路板的功能和EMC性能。比較測試結果，會發現幾乎在所有的情況下，統一地的方案在功能和EMC性能方面比分割地更優越。
??? 在以下三種情況可以用到這種方法：一些醫療設備要求在與病人連接的電路和系統之間的漏電流很低；一些工業過程控制設備的輸出可能連接到噪聲很大而且功率高的機電設備上；另外一種情況就是在PCB的布局受到特定限制時。
??? 在混合信號PCB板上通常有獨立的數字和模擬電源，能夠而且應該采用分割電源面。但是緊鄰電源層的信號線不能跨越電源之間的間隙，而所有跨越該間隙的信號線都必須位于緊鄰大面積地的電路層上。在有些情況下，將模擬電源以PCB連接線而不是一個面來設計可以避免電源面的分割問題。

混合信號PCB設計是一個復雜的過程，設計過程要注意以下幾點：
1.將PCB分區為獨立的模擬部分和數字部分。
?2.合適的元器件布局。
?3.A/D轉換器跨分區放置。
?4.不要對地進行分割。在電路板的模擬部分和數字部分下面敷設統一地。
?5.在電路板的所有層中，數字信號只能在電路板的數字部分布線。
?6.在電路板的所有層中，模擬信號只能在電路板的模擬部分布線。
?7.實現模擬和數字電源分割。
?8.布線不能跨越分割電源面之間的間隙。
?9.必須跨越分割電源之間間隙的信號線要位于緊鄰大面積地的布線層上。
?10.分析返回地電流實際流過的路徑和方式。
?11.采用正確的布線規則。