? ? ? ?pcb布線技巧，輕松搞定布線、布局，主要包括：一、元件布局基本規(guī)則；二、元件布線規(guī)則；為增加系統(tǒng)的抗電磁干擾能力采取措施；3、降低噪聲與電磁干擾的一些經(jīng)驗(yàn)等.

　　一、元件布局基本規(guī)則

　　1. 按電路模塊進(jìn)行布局，實(shí)現(xiàn)同一功能的相關(guān)電路稱(chēng)為一個(gè)模塊，電路模塊中的元件應(yīng)采用就近集*則，同時(shí)數(shù)字電路和模擬電路分開(kāi)；

　　2.定位孔、標(biāo)準(zhǔn)孔等非安裝孔周?chē)?.27mm 內(nèi)不得貼裝元、器件，螺釘?shù)劝惭b孔周?chē)?.5mm（對(duì)于M2.5）、4mm（對(duì)于M3）內(nèi)不得貼裝元器件；

　　3. 臥裝電阻、電感（插件）、電解電容等元件的下方避免布過(guò)孔，以免波峰焊后過(guò)孔與元件殼體短路；

　　4. 元器件的外側(cè)距板邊的距離為5mm；

　　5. 貼裝元件焊盤(pán)的外側(cè)與相鄰插裝元件的外側(cè)距離大于2mm；

　　6. 金屬殼體元器件和金屬件（屏蔽盒等）不能與其它元器件相碰，不能緊貼印制線、焊盤(pán)，其間距應(yīng)大于2mm。定位孔、緊固件安裝孔、橢圓孔及板中其它方孔外側(cè)距板邊的尺寸大于3mm；

　　7. 發(fā)熱元件不能緊鄰導(dǎo)線和熱敏元件；高熱器件要均衡分布；

　　8. 電源插座要盡量布置在印制板的四周，電源插座與其相連的匯流條接線端應(yīng)布置在同側(cè)。特別應(yīng)注意不要把電源插座及其它焊接連接器布置在連接器之間，以利于這些插座、連接器的焊接及電源線纜設(shè)計(jì)和扎線。電源插座及焊接連接器的布置間距應(yīng)考慮方便電源插頭的插拔；

　　9. 其它元器件的布置：

　　所有IC元件單邊對(duì)齊，有極性元件極性標(biāo)示明確，同一印制板上極性標(biāo)示不得多于兩個(gè)方向，出現(xiàn)兩個(gè)方向時(shí)，兩個(gè)方向互相垂直；

　　10、板面布線應(yīng)疏密得當(dāng)，當(dāng)疏密差別太大時(shí)應(yīng)以網(wǎng)狀銅箔填充，網(wǎng)格大于8mil（或0.2mm）；

　　11、貼片焊盤(pán)上不能有通孔，以免焊膏流失造成元件虛焊。重要信號(hào)線不準(zhǔn)從插座腳間穿過(guò)；

　　12、貼片單邊對(duì)齊，字符方向一致，封裝方向一致；

　　13、有極性的器件在以同一板上的極性標(biāo)示方向盡量保持一致。

　　二、元件布線規(guī)則

　　1、畫(huà)定布線區(qū)域距PCB板邊≤1mm的區(qū)域內(nèi)，以及安裝孔周?chē)?mm內(nèi)，禁止布線；

　　2、電源線盡可能的寬，不應(yīng)低于18mil；信號(hào)線寬不應(yīng)低于12mil；cpu入出線不應(yīng)低于10mil（或8mil）；線間距不低于10mil；

　　3、正常過(guò)孔不低于30mil；

　　4、 雙列直插：焊盤(pán)60mil，孔徑40mil；

　　1/4W電阻： 51*55mil（0805表貼）；直插時(shí)焊盤(pán)62mil，孔徑42mil；

　　無(wú)極電容： 51*55mil（0805表貼）；直插時(shí)焊盤(pán)50mil，孔徑28mil；

　　5、 注意電源線與地線應(yīng)盡可能呈放射狀，以及信號(hào)線不能出現(xiàn)回環(huán)走線。

三、PCB設(shè)計(jì)流程

　　一般PCB基本設(shè)計(jì)流程如下：前期準(zhǔn)備-PCB結(jié)構(gòu)設(shè)計(jì)-PCB布局-布線-布線優(yōu)化和絲印-網(wǎng)絡(luò)和DRC檢查和結(jié)構(gòu)檢查-制版。

　　第一：前期準(zhǔn)備。這包括準(zhǔn)備元件庫(kù)和原理圖。“工欲善其事，必先利其器”，要做出一塊好的板子，除了要設(shè)計(jì)好原理之外，還要畫(huà)得好。在進(jìn)行PCB設(shè)計(jì)之 前，首先要準(zhǔn)備好原理圖SCH的元件庫(kù)和PCB的元件庫(kù)。元件庫(kù)可以用peotel 自帶的庫(kù)，但一般情況下很難找到合適的，最好是自己根據(jù)所選器件的標(biāo)準(zhǔn)尺寸資料自己做元件庫(kù)。原則上先做PCB的元件庫(kù)，再做SCH的元件庫(kù)。PCB的元 件庫(kù)要求較高，它直接影響板子的安裝；SCH的元件庫(kù)要求相對(duì)比較松，只要注意定義好管腳屬性和與PCB元件的對(duì)應(yīng)關(guān)系就行。PS：注意標(biāo)準(zhǔn)庫(kù)中的隱藏管 腳。之后就是原理圖的設(shè)計(jì)，做好后就準(zhǔn)備開(kāi)始做PCB設(shè)計(jì)了。

　　第二：PCB結(jié)構(gòu)設(shè)計(jì)。這一步根據(jù)已經(jīng)確定的電路板尺寸和各項(xiàng)機(jī)械定位，在PCB 設(shè)計(jì)環(huán)境下繪制PCB板面，并按定位要求放置所需的接插件、按鍵/開(kāi)關(guān)、螺絲孔、裝配孔等等。并充分考慮和確定布線區(qū)域和非布線區(qū)域（如螺絲孔周?chē)啻蠓秶鷮儆诜遣季€區(qū)域）。

　　第三：PCB布局。布局說(shuō)白了就是在板子上放器件。這時(shí)如果前面講到的準(zhǔn)備工作都做好的話，就可以在原理圖上生成網(wǎng)絡(luò)表 （Design-》Create Netlist），之后在PCB圖上導(dǎo)入網(wǎng)絡(luò)表（Design-》Load Nets）。就看見(jiàn)器件嘩啦啦的全堆上去了，各管腳之間還有飛線提示連接。然后就可以對(duì)器件布局了。

　　一般布局按如下原則進(jìn)行：

　　①． 按電氣性能合理分區(qū)，一般分為：數(shù)字電路區(qū)（即怕干擾、又產(chǎn)生干擾）、模擬電路區(qū)（怕干擾）、功率驅(qū)動(dòng)區(qū)（干擾源）；

　?、冢?完成同一功能的電路，應(yīng)盡量靠近放置，并調(diào)整各元器件以保證連線最為簡(jiǎn)潔；同時(shí)，調(diào)整各功能塊間的相對(duì)位置使功能塊間的連線最簡(jiǎn)潔；

　?、郏?對(duì)于質(zhì)量大的元器件應(yīng)考慮安裝位置和安裝強(qiáng)度；發(fā)熱元件應(yīng)與溫度敏感元件分開(kāi)放置，必要時(shí)還應(yīng)考慮熱對(duì)流措施；

　　④． I/O驅(qū)動(dòng)器件盡量靠近印刷板的邊、靠近引出接插件；

　?、荩?時(shí)鐘產(chǎn)生器（如：晶振或鐘振）要盡量靠近用到該時(shí)鐘的器件；

　?、蓿?在每個(gè)集成電路的電源輸入腳和地之間，需加一個(gè)去耦電容（一般采用高頻性能好的獨(dú)石電容）；電路板空間較密時(shí)，也可在幾個(gè)集成電路周?chē)右粋€(gè)鉭電容。

　?、撸?繼電器線圈處要加放電二極管（1N4148即可）； ⑧． 布局要求要均衡，疏密有序，不能頭重腳輕或一頭沉

　　——需要特別注意，在放置元器件時(shí)，一定要考慮元器件的實(shí)際尺寸大小（所占面積和高度）、元器件之間的相對(duì)位置，以保證電路板的電氣性能和生產(chǎn)安裝的可行 性和便利性同時(shí)，應(yīng)該在保證上面原則能夠體現(xiàn)的前提下，適當(dāng)修改器件的擺放，使之整齊美觀，如同樣的器件要擺放整齊、方向一致，不能擺得“錯(cuò)落有致” 。

　　這個(gè)步驟關(guān)系到板子整體形象和下一步布線的難易程度，所以一點(diǎn)要花大力氣去考慮。布局時(shí)，對(duì)不太肯定的地方可以先作初步布線，充分考慮。

　　第四：布線。布線是整個(gè)PCB設(shè)計(jì)中最重要的工序。這將直接影響著PCB板的性能好壞。在PCB的設(shè)計(jì)過(guò)程中，布線一般有這么三種境界的劃分：首先是布 通，這時(shí)PCB設(shè)計(jì)時(shí)的最基本的要求。如果線路都沒(méi)布通，搞得到處是飛線，那將是一塊不合格的板子，可以說(shuō)還沒(méi)入門(mén)。其次是電器性能的滿(mǎn)足。這是衡量一塊 印刷電路板是否合格的標(biāo)準(zhǔn)。這是在布通之后，認(rèn)真調(diào)整布線，使其能達(dá)到最佳的電器性能。接著是美觀。假如你的布線布通了，也沒(méi)有什么影響電器性能的地方， 但是一眼看過(guò)去雜亂無(wú)章的，加上五彩繽紛、花花綠綠的，那就算你的電器性能怎么好，在別人眼里還是垃圾一塊。這樣給測(cè)試和維修帶來(lái)極大的不便。布線要整齊 劃一，不能縱橫交錯(cuò)毫無(wú)章法。這些都要在保證電器性能和滿(mǎn)足其他個(gè)別要求的情況下實(shí)現(xiàn)，否則就是舍本逐末了。

　　布線時(shí)主要按以下原則進(jìn)行：

　?、伲?一般情況下，首先應(yīng)對(duì)電源線和地線進(jìn)行布線，以保證電路板的電氣性能。在條件允許的范圍內(nèi)，盡量加寬電源、地線寬度，最好是地線比電源線寬，它們的關(guān)系 是：地線＞電源線＞信號(hào)線，通常信號(hào)線寬為：0.2～0.3mm，最細(xì)寬度可達(dá)0.05～0.07mm，電源線一般為1.2～2.5mm。對(duì)數(shù)字電路的 PCB可用寬的地導(dǎo)線組成一個(gè)回路， 即構(gòu)成一個(gè)地網(wǎng)來(lái)使用（模擬電路的地則不能這樣使用）

　?、冢?預(yù)先對(duì)要求比較嚴(yán)格的線（如高頻線）進(jìn)行布線，輸入端與輸出端的邊線應(yīng)避免相鄰平行，以免產(chǎn)生反射干擾。必要時(shí)應(yīng)加地線隔離，兩相鄰層的布線要互相垂直，平行容易產(chǎn)生寄生耦合。

　　③． 振蕩器外殼接地，時(shí)鐘線要盡量短，且不能引得到處都是。時(shí)鐘振蕩電路下面、特殊高速邏輯電路部分要加大地的面積，而不應(yīng)該走其它信號(hào)線，以使周?chē)妶?chǎng)趨近于零；

　?、埽?盡可能采用45o的折線布線，不可使用90o折線，以減小高頻信號(hào)的輻射；（要求高的線還要用雙弧線）

　?、荩?任何信號(hào)線都不要形成環(huán)路，如不可避免，環(huán)路應(yīng)盡量??；信號(hào)線的過(guò)孔要盡量少；

　?、蓿?關(guān)鍵的線盡量短而粗，并在兩邊加上保護(hù)地。

　　⑦． 通過(guò)扁平電纜傳送敏感信號(hào)和噪聲場(chǎng)帶信號(hào)時(shí)，要用“地線-信號(hào)-地線”的方式引出。

　?、啵?關(guān)鍵信號(hào)應(yīng)預(yù)留測(cè)試點(diǎn)，以方便生產(chǎn)和維修檢測(cè)用

　　⑨． 原理圖布線完成后，應(yīng)對(duì)布線進(jìn)行優(yōu)化；同時(shí)，經(jīng)初步網(wǎng)絡(luò)檢查和DRC檢查無(wú)誤后，對(duì)未布線區(qū)域進(jìn)行地線填充，用大面積銅層作地線用，在印制板上把沒(méi)被用上的地方都與地相連接作為地線用?；蚴亲龀啥鄬影澹娫?，地線各占用一層。

　　——PCB布線工藝要求 ①． 線

　　一般情況下，信號(hào)線寬為0.3mm（12mil），電源線寬為0.77mm（30mil）或1.27mm（50mil）；線與線之間和線與焊盤(pán)之間的距離大于等于0.33mm（13mil），實(shí)際應(yīng)用中，條件允許時(shí)應(yīng)考慮加大距離；

　　布線密度較高時(shí)，可考慮（但不建議）采用IC腳間走兩根線，線的寬度為0.254mm（10mil），線間距不小于0.254mm（10mil）。特殊情況下，當(dāng)器件管腳較密，寬度較窄時(shí)，可按適當(dāng)減小線寬和線間距。

　?、冢?焊盤(pán)（PAD）

　　焊 盤(pán)（PAD）與過(guò)渡孔（VIA）的基本要求是：盤(pán)的直徑比孔的直徑要大于0.6mm；例如，通用插腳式電阻、電容和集成電路等，采用盤(pán)/孔尺寸1.6mm /0.8mm（63mil/32mil），插座、插針和二極管1N4007等，采用1.8mm/1.0mm（71mil/39mil）。實(shí)際應(yīng)用中，應(yīng)根 據(jù)實(shí)際元件的尺寸來(lái)定，有條件時(shí)，可適當(dāng)加大焊盤(pán)尺寸；

　　PCB板上設(shè)計(jì)的元件安裝孔徑應(yīng)比元件管腳的實(shí)際尺寸大0.2～0.4mm左右。 ③． 過(guò)孔（VIA）

　　一般為1.27mm/0.7mm（50mil/28mil）；

　　當(dāng)布線密度較高時(shí)，過(guò)孔尺寸可適當(dāng)減小，但不宜過(guò)小，可考慮采用1.0mm/0.6mm（40mil/24mil）。

　?、埽?焊盤(pán)、線、過(guò)孔的間距要求 PAD and VIA ： ≥ 0.3mm（12mil） PAD and PAD ： ≥ 0.3mm（12mil） PAD and TRACK ： ≥ 0.3mm（12mil） TRACK and TRACK ： ≥ 0.3mm（12mil） 密度較高時(shí)：

　　PAD and VIA ： ≥ 0.254mm（10mil） PAD and PAD ： ≥ 0.254mm（10mil） PAD and TRACK ： ≥ 0.254mm（10mil） TRACK and TRACK ： ≥ 0.254mm（10mil）

　　第五：布線優(yōu)化和絲印。“沒(méi)有最好的，只有更好的”！不管你怎么挖空心思的去設(shè)計(jì)，等你畫(huà)完之后，再去看一看，還是會(huì)覺(jué)得很多地方可以修改的。一般設(shè)計(jì)的 經(jīng)驗(yàn)是：優(yōu)化布線的時(shí)間是初次布線的時(shí)間的兩倍。感覺(jué)沒(méi)什么地方需要修改之后，就可以鋪銅了（Place-》polygon Plane）。鋪銅一般鋪地線（注意模擬地和數(shù)字地的分離），多層板時(shí)還可能需要鋪電源。時(shí)對(duì)于絲印，要注意不能被器件擋住或被過(guò)孔和焊盤(pán)去掉。同時(shí)，設(shè) 計(jì)時(shí)正視元件面，底層的字應(yīng)做鏡像處理，以免混淆層面。

　　第六：網(wǎng)絡(luò)和DRC檢查和結(jié)構(gòu)檢查。首先，在確定電路原理圖設(shè)計(jì)無(wú)誤的前提下，將所生成的PCB網(wǎng)絡(luò)文件與原理圖網(wǎng)絡(luò)文件進(jìn)行物理連接關(guān)系的網(wǎng)絡(luò)檢查（NETCHECK），并根據(jù)輸出文件結(jié)果及時(shí)對(duì)設(shè)計(jì)進(jìn)行修正，以保證布線連接關(guān)系的正確性；

　　網(wǎng)絡(luò)檢查正確通過(guò)后，對(duì)PCB設(shè)計(jì)進(jìn)行DRC檢查，并根據(jù)輸出文件結(jié)果及時(shí)對(duì)設(shè)計(jì)進(jìn)行修正，以保證PCB布線的電氣性能。最后需進(jìn)一步對(duì)PCB的機(jī)械安裝結(jié)構(gòu)進(jìn)行檢查和確認(rèn)。

　　第七：制版。在此之前，最好還要有一個(gè)審核的過(guò)程。

　　PCB設(shè)計(jì)是一個(gè)考心思的工作，誰(shuí)的心思密，經(jīng)驗(yàn)高，設(shè)計(jì)出來(lái)的板子就好。所以設(shè)計(jì)時(shí)要極其細(xì)心，充分考慮各方面的因數(shù)（比如說(shuō)便于維修和檢查這一項(xiàng)很多人就不去考慮），精益求精，就一定能設(shè)計(jì)出一個(gè)好板子。

四、pcb布線心得之電磁兼容

　　在研制帶處理器的電子產(chǎn)品時(shí)，如何提高抗干擾能力和電磁兼容性？

　　1、下面的一些系統(tǒng)要特別注意抗電磁干擾：

　　（1） 微控制器時(shí)鐘頻率特別高，總線周期特別快的系統(tǒng)。

　　（2） 系統(tǒng)含有大功率，大電流驅(qū)動(dòng)電路，如產(chǎn)生火花的繼電器，大電流開(kāi)關(guān)等。

　　（3） 含微弱模擬信號(hào)電路以及高精度A/D變換電路的系統(tǒng)。

　　2、為增加系統(tǒng)的抗電磁干擾能力采取如下措施：

　　（1） 選用頻率低的微控制器：

　　選用外時(shí)鐘頻率低的微控制器可以有效降低噪聲和提高系統(tǒng)的抗干擾能力。同樣頻率的方波和正弦波，方波中的高頻成份比正弦波多得多。雖然方波的高頻成份的波的幅度，比基波小，但頻率越高越容易發(fā)射出成為噪聲源，微控制器產(chǎn)生的最有影響的高頻噪聲大約是時(shí)鐘頻率的3倍。

　?。?） 減小信號(hào)傳輸中的畸變

　　微控制器主要采用高速CMOS技術(shù)制造。信號(hào)輸入端靜態(tài)輸入電流在1mA左右，輸入電容10PF左右，輸入阻抗相當(dāng)高，高速CMOS電路的輸出端都有相當(dāng)?shù)膸лd能力，即相當(dāng)大的輸出值，將一個(gè)門(mén)的輸出端通過(guò)一段很長(zhǎng)線引到輸入阻抗相當(dāng)高的輸入端，反射問(wèn)題就很?chē)?yán)重，它會(huì)引起信號(hào)畸變，增加系統(tǒng)噪聲。當(dāng)Tpd＞Tr時(shí)，就成了一個(gè)傳輸線問(wèn)題，必須考慮信號(hào)反射，阻抗匹配等問(wèn)題。

　　信號(hào)在印制板上的延遲時(shí)間與引線的特性阻抗有關(guān)，即與印制線路板材料的介電常數(shù)有關(guān)?？梢源致缘卣J(rèn)為，信號(hào)在印制板引線的傳輸速度，約為光速的1/3到1/2之間。微控制器構(gòu)成的系統(tǒng)中常用邏輯電話元件的Tr（標(biāo)準(zhǔn)延遲時(shí)間）為3到18ns之間。

　　在印制線路板上，信號(hào)通過(guò)一個(gè)7W的電阻和一段25cm長(zhǎng)的引線，線上延遲時(shí)間大致在4~20ns之間。也就是說(shuō)，信號(hào)在印刷線路上的引線越短越好，最長(zhǎng)不宜超過(guò)25cm。而且過(guò)孔數(shù)目也應(yīng)盡量少，最好不多于2個(gè)。

　　當(dāng)信號(hào)的上升時(shí)間快于信號(hào)延遲時(shí)間，就要按照快電子學(xué)處理。此時(shí)要考慮傳輸線的阻抗匹配，對(duì)于一塊印刷線路板上的集成塊之間的信號(hào)傳輸，要避免出現(xiàn)Td＞Trd的情況，印刷線路板越大系統(tǒng)的速度就越不能太快。

　　用以下結(jié)論歸納印刷線路板設(shè)計(jì)的一個(gè)規(guī)則：

　　信號(hào)在印刷板上傳輸，其延遲時(shí)間不應(yīng)大于所用器件的標(biāo)稱(chēng)延遲時(shí)間。

　　（3） 減小信號(hào)線間的交*干擾：

　　A點(diǎn)一個(gè)上升時(shí)間為T(mén)r的階躍信號(hào)通過(guò)引線AB傳向B端。信號(hào)在AB線上的延遲時(shí)間是Td。在D點(diǎn)，由于A點(diǎn)信號(hào)的向前傳輸，到達(dá)B點(diǎn)后的信號(hào)反射和AB線的延遲，Td時(shí)間以后會(huì)感應(yīng)出一個(gè)寬度為T(mén)r的頁(yè)脈沖信號(hào)。在C點(diǎn)，由于AB上信號(hào)的傳輸與反射，會(huì)感應(yīng)出一個(gè)寬度為信號(hào)在AB線上的延遲時(shí)間的兩倍，即2Td的正脈沖信號(hào)。這就是信號(hào)間的交*干擾。干擾信號(hào)的強(qiáng)度與C點(diǎn)信號(hào)的di/at有關(guān)，與線間距離有關(guān)。當(dāng)兩信號(hào)線不是很長(zhǎng)時(shí)，AB上看到的實(shí)際是兩個(gè)脈沖的迭加。

　　CMOS工藝制造的微控制由輸入阻抗高，噪聲高，噪聲容限也很高，數(shù)字電路是迭加100~200mv噪聲并不影響其工作。若圖中AB線是一模擬信號(hào)，這種干擾就變?yōu)椴荒苋萑?。如印刷線路板為四層板，其中有一層是大面積的地，或雙面板，信號(hào)線的反面是大面積的地時(shí)，這種信號(hào)間的交*干擾就會(huì)變小。原因是，大面積的地減小了信號(hào)線的特性阻抗，信號(hào)在D端的反射大為減小。特性阻抗與信號(hào)線到地間的介質(zhì)的介電常數(shù)的平方成反比，與介質(zhì)厚度的自然對(duì)數(shù)成正比。若AB線為一模擬信號(hào)，要避免數(shù)字電路信號(hào)線CD對(duì)AB的干擾，AB線下方要有大面積的地，AB線到CD線的距離要大于AB線與地距離的2~3倍?？捎镁植科帘蔚?，在有引結(jié)的一面引線左右兩側(cè)布以地線。

　　（4） 減小來(lái)自電源的噪聲

　　電源在向系統(tǒng)提供能源的同時(shí)，也將其噪聲加到所供電的電源上。電路中微控制器的復(fù)位線，中斷線，以及其它一些控制線最容易受外界噪聲的干擾。電網(wǎng)上的強(qiáng)干擾通過(guò)電源進(jìn)入電路，即使電池供電的系統(tǒng)，電池本身也有高頻噪聲。模擬電路中的模擬信號(hào)更經(jīng)受不住來(lái)自電源的干擾。

　?。?） 注意印刷線板與元器件的高頻特性

　　在高頻情況下，印刷線路板上的引線，過(guò)孔，電阻、電容、接插件的分布電感與電容等不可忽略。電容的分布電感不可忽略，電感的分布電容不可忽略。電阻產(chǎn)生對(duì)高頻信號(hào)的反射，引線的分布電容會(huì)起作用，當(dāng)長(zhǎng)度大于噪聲頻率相應(yīng)波長(zhǎng)的1/20時(shí)，就產(chǎn)生天線效應(yīng)，噪聲通過(guò)引線向外發(fā)射。

　　印刷線路板的過(guò)孔大約引起0.6pf的電容。

　　一個(gè)集成電路本身的封裝材料引入2~6pf電容。

　　一個(gè)線路板上的接插件，有520nH的分布電感。一個(gè)雙列直扦的24引腳集成電路扦座，引入4~18nH的分布電感。

　　這些小的分布參數(shù)對(duì)于這行較低頻率下的微控制器系統(tǒng)中是可以忽略不計(jì)的；而對(duì)于高速系統(tǒng)必須予以特別注意。

　?。?） 元件布置要合理分區(qū)

　　元件在印刷線路板上排列的位置要充分考慮抗電磁干擾問(wèn)題，原則之一是各部件之間的引線要盡量短。在布局上，要把模擬信號(hào)部分，高速數(shù)字電路部分，噪聲源部分（如繼電器，大電流開(kāi)關(guān)等）這三部分合理地分開(kāi)，使相互間的信號(hào)耦合為最小。

　　處理好接地線

　　印刷電路板上，電源線和地線最重要。克服電磁干擾，最主要的手段就是接地。

　　對(duì)于雙面板，地線布置特別講究，通過(guò)采用單點(diǎn)接地法，電源和地是從電源的兩端接到印刷線路板上來(lái)的，電源一個(gè)接點(diǎn)，地一個(gè)接點(diǎn)。印刷線路板上，要有多個(gè)返回地線，這些都會(huì)聚到回電源的那個(gè)接點(diǎn)上，就是所謂單點(diǎn)接地。所謂模擬地、數(shù)字地、大功率器件地開(kāi)分，是指布線分開(kāi)，而最后都匯集到這個(gè)接地點(diǎn)上來(lái)。與印刷線路板以外的信號(hào)相連時(shí)，通常采用屏蔽電纜。對(duì)于高頻和數(shù)字信號(hào)，屏蔽電纜兩端都接地。低頻模擬信號(hào)用的屏蔽電纜，一端接地為好。

　　對(duì)噪聲和干擾非常敏感的電路或高頻噪聲特別嚴(yán)重的電路應(yīng)該用金屬罩屏蔽起來(lái)。

　　（7） 用好去耦電容。

　　好的高頻去耦電容可以去除高到1GHZ的高頻成份。陶瓷片電容或多層陶瓷電容的高頻特性較好。設(shè)計(jì)印刷線路板時(shí)，每個(gè)集成電路的電源，地之間都要加一個(gè)去耦電容。去耦電容有兩個(gè)作用：一方面是本集成電路的蓄能電容，提供和吸收該集成電路開(kāi)門(mén)關(guān)門(mén)瞬間的充放電能；另一方面旁路掉該器件的高頻噪聲。數(shù)字電路中典型的去耦電容為0.1uf的去耦電容有5nH分布電感，它的并行共振頻率大約在7MHz左右，也就是說(shuō)對(duì)于10MHz以下的噪聲有較好的去耦作用，對(duì)40MHz以上的噪聲幾乎不起作用。

　　1uf，10uf電容，并行共振頻率在20MHz以上，去除高頻率噪聲的效果要好一些。在電源進(jìn)入印刷板的地方和一個(gè)1uf或10uf的去高頻電容往往是有利的，即使是用電池供電的系統(tǒng)也需要這種電容。

　　每10片左右的集成電路要加一片充放電電容，或稱(chēng)為蓄放電容，電容大小可選10uf。最好不用電解電容，電解電容是兩層溥膜卷起來(lái)的，這種卷起來(lái)的結(jié)構(gòu)在高頻時(shí)表現(xiàn)為電感，最好使用膽電容或聚碳酸醞電容。

　　去耦電容值的選取并不嚴(yán)格，可按C=1/f計(jì)算；即10MHz取0.1uf，對(duì)微控制器構(gòu)成的系統(tǒng)，取0.1~0.01uf之間都可以。

　　3、降低噪聲與電磁干擾的一些經(jīng)驗(yàn)。

　?。?）、能用低速芯片就不用高速的，高速芯片用在關(guān)鍵地方。

　　（2）、可用串一個(gè)電阻的辦法，降低控制電路上下沿跳變速率。

　　（3）、盡量為繼電器等提供某種形式的阻尼。

　?。?）、使用滿(mǎn)足系統(tǒng)要求的最低頻率時(shí)鐘。

　?。?）、時(shí)鐘產(chǎn)生器盡量*近到用該時(shí)鐘的器件。石英晶體振蕩器外殼要接地。

　?。?）、用地線將時(shí)鐘區(qū)圈起來(lái)，時(shí)鐘線盡量短。

　?。?）、I/O驅(qū)動(dòng)電路盡量*近印刷板邊，讓其盡快離開(kāi)印刷板。對(duì)進(jìn)入印制板的信號(hào)要加濾波，從高噪聲區(qū)來(lái)的信號(hào)也要加濾波，同時(shí)用串終端電阻的辦法，減小信號(hào)反射。

　?。?）、MCD無(wú)用端要接高，或接地，或定義成輸出端，集成電路上該接電源地的端都要接，不要懸空。

　?。?）、閑置不用的門(mén)電路輸入端不要懸空，閑置不用的運(yùn)放正輸入端接地，負(fù)輸入端接輸出端。 （10） 印制板盡量使用45折線而不用90折線布線以減小高頻信號(hào)對(duì)外的發(fā)射與耦合。

　　（11）、印制板按頻率和電流開(kāi)關(guān)特性分區(qū)，噪聲元件與非噪聲元件要距離再遠(yuǎn)一些。

　?。?2）、單面板和雙面板用單點(diǎn)接電源和單點(diǎn)接地、電源線、地線盡量粗，經(jīng)濟(jì)是能承受的話用多層板以減小電源，地的容生電感。

　　（13）、時(shí)鐘、總線、片選信號(hào)要遠(yuǎn)離I/O線和接插件。

　　（14）、模擬電壓輸入線、參考電壓端要盡量遠(yuǎn)離數(shù)字電路信號(hào)線，特別是時(shí)鐘。

　?。?5）、對(duì)A/D類(lèi)器件，數(shù)字部分與模擬部分寧可統(tǒng)一下也不要交*。

　　（16）、時(shí)鐘線垂直于I/O線比平行I/O線干擾小，時(shí)鐘元件引腳遠(yuǎn)離I/O電纜。

　?。?7）、元件引腳盡量短，去耦電容引腳盡量短。

　?。?8）、關(guān)鍵的線要盡量粗，并在兩邊加上保護(hù)地。高速線要短要直。

　　（19）、對(duì)噪聲敏感的線不要與大電流，高速開(kāi)關(guān)線平行。

　　（20）、石英晶體下面以及對(duì)噪聲敏感的器件下面不要走線。

　　（21）、弱信號(hào)電路，低頻電路周?chē)灰纬呻娏鳝h(huán)路。

　?。?2）、任何信號(hào)都不要形成環(huán)路，如不可避免，讓環(huán)路區(qū)盡量小。

　?。?3）、每個(gè)集成電路一個(gè)去耦電容。每個(gè)電解電容邊上都要加一個(gè)小的高頻旁路電容。

　?。?4）、用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲(chǔ)能電容。使用管狀電容時(shí)，外殼要接地。