高速設計已成為愈來愈多 PCB 設計人員關切的重點。在進行高速 PCB 設計時，每位工程師都應重視其信號完整性，并且需時常考慮其信號電路的回流路徑，因為不良的回流路徑容易導致噪聲耦合等信號完整性問題。如果電流必須經過很長的路徑才能返回，信號路徑的電感回路會增加。當系統中的電感回路越大，這些信號愈有可能吸收來自系統中任何其他 Net 的噪聲。

一般回流路徑不連續問題常是由于缺少接地過孔 Via、接地層中的間隙、缺少去耦電容，或是使用錯誤 Net 所引起的。而當你的 PCB 設計愈趨復雜，要快速找出這些問題難度也愈高。

本文將通過設計實例詳解如何使用Allegro PCBDesigner 中 IDA（In-DesignAnalysis，設計同步分析）的 ReturnPath 分析功能，在 PCB 設計過程中進行回流路徑分析，幫助工程師快速找出那些高速信號的回流路徑是否適當，以確保 Layout 的質量并且減少產品量產后因信號不穩而需要召回的重大損失，實現設計一次性成功。

1、何謂回流路徑（ReturnPath）

電氣產品的運作需要有其信號的回路才能運行，就像下圖（一）中電池的負極也要接那條藍線過去電燈才會亮。早期，我們可以看到電報系統是把“大地”當作信號回路的地平面，可以少布另一條地線以減少昂貴成本。或若在現代生活中類似情況就是當車上要加裝燈泡時，我們可以把“車殼”視作信號回路的地，將燈泡負極直接接至車殼就會亮，就可以省掉多布一條線的麻煩，且也不太需要考慮到回流路徑問題。

不過若當要接上的是行車系統、CAN（車載網絡系統）甚或是 ADAS（先進駕駛輔助系統）上的各種感應或處理器，就不是直接接上、省掉導線這么單純了，因較易涉及高頻 / 高速傳輸，會必須要注意其回流路徑的完整性。

同樣的！對 PCB 設計上來說，如果是低頻信號其回流路徑會隨最低阻抗而返回，但隨著頻率拉高，電流需要以封閉回路回到源頭，因而會更考慮最低電感的回流路徑，并且通常會對應在其布線的上下層返回路徑如下左圖（二）示意，以避免如下右圖（二）因內層切割而造成回流路徑迂回的問題，所以高速信號的回流路徑考慮就更顯重要了。
?

2、什么需要 ReturnPath 分析？

如上所述，考慮高速信號的回流路徑至關重要，因稍一不慎就會大大減弱電路功能。

一般而言，因為標準 PCB 的 DRC 檢查只會檢查鼠線有沒接完和安全間距夠不夠這兩種狀況，所以像 ReturnPath 這樣的分析就較不易實現，往往需有經驗的老手開啟相關的圖層跟著看高速信號走線的相鄰層來確保回流路徑，管控 Layout 質量。亦或對 Layout 訂立一些走線旁該怎么加 StitchingVia 的規范，STItchingVia 的示意如下圖（三），至于差動信號打 Via 后旁邊要拱幾個 STItchingVia，那又是另外的故事了！

甚或是最后不得已需添加縫補電容以填補那些跨不過壕溝（Moat），而導致成本增加以完善回流路徑，如下圖（四）TI 規范中的例子。

所以如果我們有個直觀的輔助分析工具會依照信號的幾何結構分析回流路徑，并在不需Models的狀況下，計算出其電感的比值 RPQF（ReturnPathQualityFactor，回流路徑質量系數）如下圖五所示。

當 RPQF 值越趨近于 1，則表示信號布線與與回流路徑是越貼近的，越高則代表回流路徑越曲折繞越遠的路徑。

而且在執行分析完畢后可直接列出相關信號的 RPQF 值如下圖六所示，讓我們能快速識別各個信號的嚴重性，修正不理想的部分。

注：IDA（In-DesignAnalysis，設計同步分析）中另外的 Impedance 阻抗分析和 Coupling 耦合干擾分析，也是一樣可以在不需 Models 的情況下，照著檢查流程執行就可以很快實現各項 Layout 質量管控的快篩分析。

3、何執行 ReturnPath 分析

現在 Allegro 中導入了 Sigrity 專業的模擬分析技術，將 IDA（In-DesignAnalysis，設計同步分析）帶入 PCB 設計流程之中，幫助 PCB 工程師在設計中同步進行分析，預先找出常見的回流路徑不連續問題，實時解決，快速確保信號回流路徑的質量，使設計效率提升，不良機率減少。同樣重要的是 ReturnPath 檢查也是不需要 Models 并且只需簡單的流程，就可輕易實現！

編輯：黃飛

?