數字設計電路布局要達到良好效果，仔細布線是完成電路板設計重要關鍵。數字與模擬布線作法有相似處，本文將講述這兩種布線方式比較，另外討論旁路電容、電源供應及接地布線、電壓誤差，以及因電路板布線引起電磁干擾。

　　從事數字設計與數字布線人數之增加反映出一趨勢──工業處于地位。雖然數字設計是電子終端產品進步指針，但數字電路仍需要接口至模擬電路或真實世界。這兩種電路間布線方式雖有類似部分，但要達到良好結果時，即使在一個簡單電路布線設計中存在小差異，都將導致無法達到效果。本文中將探討模擬與數字布線間基本異同，有關旁路電容、電源供應以及接地布線、電壓誤差，以及因電路板布線造成電磁干擾（EMI）。

　　1 模擬與數字布線工作之相似處

　　1.1 旁路或反交連電容

　　就布線而言，模擬組件與數字組件皆需要此類電容。通常這兩種電路都需要一個0.1uF電容，而且該電容需置于靠近電源接腳端；第二類為常用于系統中之電源供應器電容，其值通常大約是10uF。

　　電容位置如（圖一）所示。電容值各有不同，可能高十倍亦或低十倍，但都必需盡量縮短線長且靠近組件（0.1uF 電容）或電源供應器（10uF 電容）。

　　（圖一）模擬與數字電路板設計中，旁路或反交連電容（0.1uF）應盡可能靠近組件

　　＜電源供應反交連電容（10uF）應置于電源走線進入電路板位置。任何情況下，這些電容走線要越短越好。＞

　　旁路或反交連電容以及在電路板上之配置，對此兩種電路設計而言皆為常識，但基于不同理由，在模擬電路設計中，通常用于電源供應上之旁路電容，將使高頻信號轉向；否則高頻信號將透過電源接腳，而進入敏感模擬芯片。一般而言，這些高頻訊號之頻率會發生于模擬組件有能力抑制之頻率以上。在模擬電路中不使用旁路電容可能會發生后果為導致過度噪聲進到訊號路徑中，甚至引起振蕩。

　　對數字組件，如控制器與處理器而言，反交連電容為必要，但理由不同。這些電容功能之一是當作「微型」電荷儲存庫。通常在數字電路中，閘極狀態切換時會消耗大量電流。因為在芯片上發生切換動作時，瞬時電流會通過芯片及整個電路板，故使用額外充電來補充供應其所需是有幫助。沒有本地足夠充電以供執行轉換動作所需之電流后果──可能導致電源供應電壓明顯變動。當電壓變動過大時，會導致數字信號位準進入不確定狀態；甚至導致數字組件內狀態機器運作不正確。切換電流通過電路板走線時，將導致電壓變動。電路板走線含有寄生電感，且電壓變化值可使用下列公式來計算：

　　V＝LI / t

　　在此V電壓變化值

　　L＝電路板走線電感

　　I＝通過走線電流變化

　　t＝電流變化經過時間

　　因此，基于多種理由，接上旁路（或反交連）電容到電源供應與主動組件電源接腳上為好作法。

　　1.2 電源與接地走線相互搭配

　　當電源位置與接地線位置完全匹配時，電磁干擾機會就會減少。如果電源與接地未完全匹配，系統回路會被設計到布線內，而且將可能會發生「吵雜」現象。電源與接地線不匹配電路板設計，如（圖二）所示。

　　（圖二）電路板上組件之電源與接地線使用不同走線布置

　　＜不匹配狀況將使電路板電路可能產生電磁干擾＞

　　設計電路板內回路面積為697cm2。使用（圖三）所示方法后，因幅射噪聲而形成回路中感應電壓機會大為降低。

　　（圖三）　在單層板中，電源線與接地線在通往電路板上組件途中為彼此相近

　　其匹配性較圖二為佳，因此發生電磁干擾機率減少為 679/12.8 或 ～54ｘ。

　　2 單元上差異

　　2.1 接地面可能造成問題

　　tdI/d適用模擬電路以及數字電路板布線基本考慮，基本法則為使用連續接地面。此慣例降低了數字電路中 影響（電流隨時間造成變化），因而降低接地噪聲及其它噪聲進入模擬電路中可能性。數字與模擬電路布線技術在本質上相同，但有一例外是──讓數字訊號線及接地面返回路徑，盡可能遠離模擬電路。進行方式可藉由將模擬接地面單獨連接到系統接地，或是將模擬電路放置在電路板遠處，例如線末端，該作法是使外部干擾源減到。對數字電路而言剛好相反，數字電路可容許接地面上較大量噪聲而不至于發生問題。

　　2.2 零件位置

　　如上述，在每一電路板設計中，電路吵雜與安靜部份應分開。一般而言，數字電路是有「很多」噪聲且對這類噪聲敏感度較低（因耐噪聲度較大）。相較之下，模擬電路耐噪聲度就小得多。比較這兩種不同電路，模擬電路對切換噪聲為敏感。在混合訊號系統布線中，應將兩種電路彼此分開，如（圖四）。

　　（圖四）　（a）將電路數字與模擬部份彼此分開，以降低數字切換動作影響到模擬電路；（b）高頻應與低頻分開，讓高頻組件較接近電路板連接器

　　2.3 隨布線進入電路板寄生零件

　　t）可在另一條走在線產生感應電流。假若第二條走線是高阻抗，因電場而產生電流將轉換成電壓。dI/d兩種基本寄生零件可隨布線進入電路板內而產生問題──電容與電感。只要兩條走線相互靠近，在電路板內即產生一個電容；如（圖五）所示，將兩走線在上下兩層重迭或相鄰放在同一層上。在這兩種走線結構中，在一條走在線因時間產生電壓變化。

　　（圖五）　線與線太靠近，容易在電路板中產生寄生電容

　　＜在其中一條走在線快速電壓變化，便會在另一條走在線感應出電流＞

　　在混合訊號系統中，常發現數字電路發生快速電壓變化情形。如果讓快速電壓變化走線靠近高阻抗模擬走線，便會破壞模擬電路系統準確性。所以，在混合訊號系統這個環境內，必須留意是：耐噪聲度較數字電路為低，另一為不要有高阻抗走線。

　　使用下面兩種技術任何一種，即可輕易地使這種現象降到。常使用技術是，依電容方程式建議來變更走線間相關尺寸。有效方法：引起問題走線間間距。要注意變量「d」是在電容方程式分母中，當「d」增加時，電容量會減少。另一個可以改變變量則是兩條走線長度，如果長度（「L」）減少，則兩條走線間電容量也會減少。

　　另一種技術是在兩條走線間配置一個接地線。接地線不只是低阻抗，像這樣一條額外走線也會瓦解易導致干擾電場，如（圖五）所示。

　　在電路板中產生電感結構與電容類似，如（圖六）所示，將兩條走線在上下層重迭或相鄰放在同一層。在這兩種走線結構中，一條走在線隨時間改變電流（I/t）會因為走線本身電感而在在線產生電壓，并因互感而在另一走在線感應一定比例電流。如果主要走在線電壓變化量夠大話，會引起干擾并導致數字電路耐噪聲度降低，甚至造成誤動作。該現象不是數字電路專有，但因為在數字環境內，較常發生瞬間切換大電流。

　　（圖六）　若不注意走線配置，在電路板中走線會形成線電感與互感

　　＜此種寄生組件對含數字切換電路運作會造成傷害＞

　　要消除電磁干擾源潛在噪聲，方式是將安靜模擬走線與吵雜輸入/輸出埠隔開。想辦法降低電源與接地網絡阻抗，讓數字電路走線銅箔中電感與模擬電路中電容耦合量降到。

　　3 結論

　　當設計中同時存在模擬與數字電路時，仔細布線是完成電路板設計成功關鍵。布線方式通常作為遵守原則，否則在實驗室環境中，很難去測試產品成功與否。因此，一般而言，雖然數字與模擬單元布線方式有相似處，但仍應認識其差異處并加以遵守。