一、什么是接地反彈 地彈是一種噪聲，當(dāng) PCB 接地和芯片封裝接地處于不同電壓時，晶體管開關(guān)器件會出現(xiàn)這種噪聲。 為了更好地理解接地反彈，可以看下面的推挽電路，該電路可以提供邏輯低或者邏輯高輸出。 　　

推挽電路

該電路由 2 個 MOS 管組成：上方的 P 溝道 MOS管的源極連接到 Vss，漏極連接到輸出引腳。下部 N 溝道 MOS 的漏極連接到輸出引腳，源極接地。 這 2 種 MOS管類型對 MOS 管柵極電壓具有相反的響應(yīng)。MOS管的柵極處的輸入邏輯低信號將導(dǎo)致P溝道MOS管將Vss連接到輸出，并導(dǎo)致N溝道MOS管將輸出與GND斷開。 MOS管柵極處的輸入邏輯高信號將導(dǎo)致P溝道MOS管將其Vss與輸出斷開，并導(dǎo)致N溝道MOS管將輸出連接到GND。 將 IC 芯片上的焊盤連接到 IC 封裝的引腳上是微小的鍵合線，這些必需品具有少量電感，由上面的簡化電路建模。電路中當(dāng)然也存在一定量的電阻和電容，這些電阻和電容沒有建模，也不一定需要理解。 　　

推挽電路 全橋開關(guān)的等效電路中顯示了3個電感，電感符號代表封裝電感(IC封裝設(shè)計固有的電感)，電路輸出連接到一些元件。 想象一下輸入在很長一段時間后保持在邏輯電平后遇到這個電路。這種狀態(tài)會導(dǎo)致上部晶體管通過上部MOS管將電路的輸出連接到Vss。經(jīng)過適當(dāng)長的時間后，LO和LA將存在穩(wěn)定的磁場，并且ΔV O、ΔV A和ΔV B的電勢差為0伏，跡線中將存儲少量電荷。 一旦輸入邏輯切換到低電平，上部 MOS管 就會斷開 Vss 與輸出的連接，下部柵極將觸發(fā)下部 MOS管將電路的輸出連接到 GND。 此時輸入邏輯發(fā)生變化，結(jié)果在整個系統(tǒng)中移動。 　　 ?

二、接地反彈的原因 　　

輸出和接地之間的電位差異電流從輸出通過下部MOS向下移動到接地。電感利用存儲磁場中的能量在 ΔV O和 ΔV B之間建立電勢差，試圖抵抗磁場的變化。 　　

即使是電氣連接，輸出和接地之間的電位差也不會立即處于0V。記住，輸出之間處于Vss，而MOS管 B 的源極之間處于0V電位。當(dāng)輸出線放電時，先前的電位差將導(dǎo)致電流流動。 　　

　　在電流開始從輸出流向接地的同時，封裝的電感特性在 ΔV B和 ΔV O之間產(chǎn)生電勢差，以嘗試維持先前建立的磁場。 　　

電感 LB和 LO 改變 MOS管 源極和漏極電勢。這是一個問題，因為 MOS管 柵極電壓以芯片封裝上的地為參考。當(dāng)電路在柵極觸發(fā)閾值附近振蕩時，輸入電壓可能不再足以保持柵極打開或?qū)е缕涠啻未蜷_。 　　

當(dāng)電路再次切換時，一組類似的情況將導(dǎo)致在 ΔVA 上建立電勢，從而將 MOSFET A 的源極電壓降低到觸發(fā)閾值以下。 　　

三、為什么接地反彈不好? 　　

當(dāng)輸入改變狀態(tài)時，輸出和MOS管不再處于定義的狀態(tài)，介于兩者之間。結(jié)果可能是錯誤或雙重切換。此外，IC芯片上共享相同 GND 和Vss連接的任何其他部門都將受到開關(guān)時間的影響。 　　但接地反彈的影響不僅限于IC芯片。正如ΔVB 迫使 MOS管 源極電勢高于 0V 一樣，它也迫使電路 GND 電勢低于 0V。你看到的很多描述接地反彈的圖像都顯示了外部影響。 　　

如果同時切換多個門，則效果會更加復(fù)雜，并可能完全破環(huán)電路。你可以在下面的示例中看到反彈。下圖顯示了連接并激活了顯著GND和Vss反彈。 　　這里，開關(guān)期間在3.3V線路上產(chǎn)生約1V的噪聲，該噪聲在最終落入背景線路噪聲之間繼續(xù)在信號線路中明顯諧振。 　　

　　噪聲不僅限于正在開關(guān)的門。開關(guān)門連接到IC電源引腳，而PCB通常共享公共電源和接地軌。意味著噪聲可以通過芯片上的 Vss 和接地的直接電氣連接到 PCB上走線的耦合輕松傳遞到電路中的其他位置。 　　

　　在上圖中，通道2(青色)顯示無阻尼信號線中的接地和Vss反彈，該問題非常嚴(yán)重，以至于會傳送到通道1上的另一條信號線(黃色線) 　　

四、減少接地反彈的方法 　　

1、使用去耦電容1來定位接地反彈 　　

減少地彈的首選解決方案是在每個電源軌和地之間安裝SMD去耦電容，并盡可能靠近IC。遠(yuǎn)處的去耦電容具有很長的走線，會增加電感，因此安裝在遠(yuǎn)離IC的地方對自己沒有任何好處。當(dāng)IC芯片上的晶體管切換狀態(tài)時，會改變芯片上晶體管和本地電源軌的電位。 　　

去耦電容為IC提供臨時、低阻抗、穩(wěn)定的電位并限制反彈效應(yīng)，防止其擴(kuò)散到電路的其余部分。通過電容靠近IC，可以最大限度地減少PCB走線中的電感環(huán)路面積并減少干擾。 　　
混合信號IC通常具有獨(dú)立的模擬和數(shù)字電源引腳，你可以在每個電源輸入引腳上安裝去耦電容。電容應(yīng)該位于IC和連接到PCB上相關(guān)電源層的多個過孔之間。 　　

　　去耦電容應(yīng)通過過孔連接到電源層 　　多個過孔是首選，但是由于PCB尺寸要求，通常是不可能的。可以的話，使用銅澆注或者淚滴來連接過孔，如果鉆頭稍微偏離中心，額外的銅有助于將過孔連接到走線。 　　

　　IC (U1) 和四個電容(C1、C2、C3、C4)的銅焊盤 　
　C1 和C2 是用于高頻干擾的去耦電容。根據(jù)數(shù)據(jù)表建議將 C3 和 C4 添加到電路中。由于其他平面的限制，過孔放置并不理想。 　　

有時候，在物理上不可能將去耦電容放置在靠近IC的位置。但是，如果將其放置在遠(yuǎn)離IC的地方，則會產(chǎn)生電感環(huán)路，從而導(dǎo)致接地反彈問題更嚴(yán)重。 　　

如果這樣的話，可以將去耦電容放置在IC下方PCB的另一側(cè)。實在不行，你可以使用相鄰層上的銅在板內(nèi)制造自己的電容，這樣的電容被叫做嵌入式平面電容。由于PCB中由非常小的介電層隔開的平行銅澆注組成。這種類型電容的額外好處之一是唯一的成本是時間。 　　 ? 　　

2、使用電阻限制電流 　　

使用串聯(lián)限流電流電阻來防止過量電流流入和流出IC。這不僅有助于降低功耗并防止設(shè)備過熱，而且還能限制從輸出線通過MOS管流向Vss和GND的電流，從而減少接地反彈。 　　

3、使用布線來降低電感 　　

如果可以的話，將返回路徑保留在相鄰走線和相鄰層上，由于存在厚芯材料，電路板上第1層和第3層之間的距離通常是第1層和第2層之間距離的幾倍。信號和返回路徑之間任何不必要的分離都會增加該信號線的電感以及隨后的地彈效應(yīng)。 　

　你可以看下圖的PCB布局。 　　

　　模擬和數(shù)字接地分別以白色和黃色突出顯示 　　

該板具有單獨(dú)的模擬和數(shù)字接地返回引腳，PCB的布局抵消了將他們分開的影響，IC的數(shù)字接地引腳與接頭排上的接地引腳之間沒有清晰且直接的路徑。 　　

信號將通過IC的迂回路徑到達(dá)接頭引腳，并通過接地引腳返回迂回路徑。 　　

4、通過編程和設(shè)計考慮減少接地彈跳 　

　隨著開關(guān)數(shù)量的增加，地彈干擾也會增加，如果可以的話，用短延遲偏移開關(guān)門。 　

　例如：你的設(shè)計可能以不同的時間間隔(1 秒、2 秒、3 秒等)閃爍各種LED，以指示設(shè)計的狀態(tài)。當(dāng)所有3個LED同時切換時，地彈效應(yīng)對電路的影響最大。 　

　在這個例子中，你可以通過稍微偏移LED來減輕地彈的影響，使它們不完全同步。在LED之間引入1毫秒的便宜對于用戶來說時感覺不到的，但會將地面反彈效應(yīng)降低約3倍。 　　

5、其他PCB布局設(shè)計原則 　　

在設(shè)計允許的情況下，盡可能使用焊盤內(nèi)通孔。 　　

減少信號返回路徑距離。距離的縮短將減少寄生電容。為了實現(xiàn)這一點(diǎn)，最好將組件放置在其接地點(diǎn)的正上方 　　

勿使用插座或繞線板 　　

勿共用接地過孔或走線進(jìn)行接地連接。建議使用單獨(dú)的過孔和走線連接到接地層。 　　

　　勿將電容直接連接到輸出。 　　實施低壓差分信號(LVDS) 作為 /0 標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)提供高帶寬和高抗噪性. 　　選擇短引線封裝以減少串聯(lián)電感，還建議使用BGA。 　　使用堅固的接地層來減少 IR 損耗和電感，避免地面分割平面 　　如果設(shè)計允許，請嘗試使用較低的開關(guān)元件

審核編輯：黃飛

?