EDA技術在智能晶閘管觸發電路中的應用

摘要：介紹了一種可編程控制數字移相晶閘管觸發電路，使用FPGA（現場可編程門陣列）芯片，采用VHDL硬件描述語言編程。此電路具有相序自適應功能，穩定性好，適用于三相全控整流、調壓場合。

關鍵詞：電子設備自動化；晶閘管；數字移相觸發；VHDL；相序自適應

0??? 引言

??? 移相觸發器是控制晶閘管電力電子裝置的一個重要部件，其性能的優劣直接關系到整個電力電子裝置的性能指標，因而歷來受到人們的重視。過去常用的模擬觸發電路具有很多缺點，給調試和使用帶來許多不便。近年來，數字移相觸發技術發展極為迅速，出現了以單片機、專用微處理器以及可編程門陣列為核心的多種觸發器集成電路。本文使用ALTERA公司的EPF10K10芯片，采用VHDL語言設計了一種以全數字移相技術為核心、具有相序自適應以及針對調壓與整流的模式識別功能的雙脈沖列式三相晶閘管數字移相觸發電路。

1??? 三相晶閘管相控觸發電路工作原理

??? 觸發電路的主要功能是根據電源同步信號以及控制信號來實現對晶閘管的移相控制。

??? 對于三相全控整流或調壓電路，要求順序輸出的觸發脈沖依次間隔60°。本設計采用三相同步絕對式觸發方式。根據單相同步信號的上升沿和下降沿，形成兩個同步點，分別發出兩個相位互差180°的觸發脈沖。然后由分屬三相的此種電路組成脈沖形成單元輸出6路脈沖，再經補脈沖形成及分配單元形成補脈沖并按順序輸出6路脈沖。

2??? EDA設計的實現

??? 此單元模塊包括PULSE（脈沖形成、調制及保護）模塊和PULSE_ASSIGN（補脈沖形成及脈沖分配）模塊。整個電路由三組相同的單相觸發脈沖形成電路組成，各相形成正負兩路觸發脈沖，6路脈沖經補脈沖形成及分配模塊形成6路雙窄補脈沖輸出。根據同步信號a_input（或b_input，c_input）輸入的上升沿或下降沿到來時刻，采用九位計數器計數。當計數值與pulse_input端（相位控制信號輸入端）輸入的數值相等時則輸出相應的觸發脈沖。將外接系統時鐘進行分頻作為調制脈沖對觸發脈沖進行調制。當保護端pulse_enable輸入為‘1’時，不輸出觸發脈沖，為‘0’時則正常輸出，以此來實現保護功能。基本原理框圖如圖1所示。

圖1??? 脈沖形成、分配、調制以及保護單元原理框圖

2.1??? PULSE模塊

??? 此模塊完成脈沖形成、調制及保護功能。次模塊電路如圖2所示，分為4部分，即A部分將同步控制脈沖信號Syn_A轉換為正負半周同步控制電平。

圖2??? PULSE模塊電路

??? B部分完成移相功能。C255是255進制的計數器，其時鐘Clk2為25kHz，計數結果通過比較器T₁及T₂與輸入相位控制信號data進行比較。以此實現移相功能。

??? C部分通過25進制計數器C25實現脈寬形成功能。通過在線改變內部參數還可以改變脈沖寬度。

??? D部分實現脈寬調制功能。

??? 下面給出B部分VHDL硬件描述語言程序：

LIBRARY??? ieee;

USE? ieee.std_logic_1164.all;

USE? ieee.std_logic_arith.all;

USE? ieee.std_logic_unsigned.all;

ENTITY? pulse? IS

PORT

??? (??? clk2??????????? :? in? std_logic;

???????? syn_output1???? :? in? std_logic;

???????? syn_output2???? :? in? std_logic;

???????? pulse_data????? :? in? std_logic_vector(7downto0);

???????? out1,out2?????? :? outs td_logic

??? );

END pulse;

ARCHITECTURE? a? OF? pulse? IS

??????? signal? out1,out2:std_logic;

??????? signal? count1,count2:std_logic_vector(7downto0);

??? BEGIN

??? pulse_generator1:process(clk2)

????? begin

?????? IF syn_output1='0'THEN

??????????? count1<="11111110";

??????????? out1<='0';

??????? elsif(clk2'eventandclk2='1')then

??????????????? count1<=count1－1;

??????????? if(count1>pulse_data)then

??????????????? out1<='0';

??????????? else

??????????????? out1<='1';

??????????????? count1<="00000000";

??????????? end if;

??? end if;

??? END PROCESS pulse_generator1;

??? pulse_generator2:process(clk2)????

??????? begin

????????? IF syn_output2='1'THEN

??????????????? count2<="11111110";

??????????????? out2<='0';

??????? elsif(clk2'eventandclk2='1')then

??????????????? count2<=count2－1;

??????????????? if(count2>pulse_data)then

??????????????? out2<='0';

??????????? else

??????????????? out2<='1';

??????????????? count2<="00000000";

??????????? end if;

???????? end if;

??? END? PROCESS pulse_generator2;

??? end? a;

2．2??? PULSE_ASSIGN模塊

??? 此模塊完成補脈沖形成及脈沖分配功能。為了保證整流橋合閘后共陰極組和共陽極組各有一晶閘管導電，必須對兩組中應導通的一對晶閘管同時發觸發脈沖。例如當要求V_T1導通時，除了給V_T1發觸發脈沖外，還要同時給V_T6發一觸發脈沖；觸發V_T2時，必須給V_T1同時發一觸發脈沖等。

??? 補脈沖形成方案如下：

??????? out1<=in1orin6;

??????? out2<=in6orin3;

??????? out3<=in3orin2;

??????? out4<=in2orin5;

??????? out5<=in5orin4;

??????? out6<=in4orin1;

其中：in1，in2，in3，in4，in5，in6分別對應PULSE模塊的A相正負脈沖，B相正負脈沖、C相正負脈沖輸出。out1，out2，out3，out4，out5，out6輸出到對應整流電路中的1－6號晶閘管。

3??? 仿真及實驗結果

??? 為了檢驗上述設計的有效性及可行性，分別按程序軟件仿真、單相實際電路測試和三相閉環系統對該觸發器的性能進行了檢驗，并取得了良好的仿真及實驗結果。

3．1??? 仿真結果

??? 應用ALTERA公司的MAXPLUSII軟件對上述程序進行了仿真。圖3是6路觸發脈沖電路的仿真波形。a_input，b_input及c_input分別是間隔120°的三相同步輸入信號；1，2，3，4，5，6分別是對應1－6號晶閘管門極的觸發器輸出信號，可見該結果是比較理想的。

圖3??? 6路脈沖輸出仿真波形

3．2??? 單相實驗測試波形

??? 針對上述的仿真結果，組成硬件實驗電路進行了測試。圖4給出了典型控制角時A相同步信號及其相應的1號晶閘管觸發脈沖波形。為了使波形更清楚些，此處給出的是沒有進行調制的觸發脈沖波形。

（a）α=0°時的波形圖

（b）α=90°時的波形圖

圖4??? 典型控制角的同步信號和輸出脈中的波形圖

4??? 在三相整流系統中的應用情況

??? 應用前述觸發脈沖形成電路及所編程序構成三相晶閘管觸發器，用于三相全控整流系統中。所用晶閘管型號為日本三社電機公司生產的PK55F120，阻性負載。結果獲得輸出電壓的連續調節，調壓范圍可以從0V到額定輸出電壓510V內調節，對應觸發控制角α為0°～120°，實驗證明了該觸發器可以穩定運行，其調節輸出連續平滑，效果令人滿意。圖5中（a）與（b）分別給出了通過霍爾電壓傳感器測得的α=60°及α=0°的三相全控整流電路的輸出波形。

（a）α=60°時

（b）α=0°時

圖5??? 典型輸出電壓波形圖

5??? 結語

??? 綜上所述，應用三相電源同步，以FPGA器件為核心，通過軟件在線編程的方法，可以制作成三相相序自適應晶閘管觸發器。理論分析和仿真及實驗結果都證明了該三相觸發器設計簡單可行。這種方法使整個觸發器的功能用一片集成電路芯片實現，因而抗干擾能力強，并且硬件和軟件都十分節省，毫無疑問其在以晶閘管為主功率器件的電力電子變流設備中有廣闊的應用前景。