摘要

　　鎖相環(huán)（PLL）是現(xiàn)代通信系統(tǒng)的基本構(gòu)建模塊PLLs通常用在無線電接收機(jī)或發(fā)射機(jī)中，主要提供"本振"（LO）功能；也可用于時(shí)鐘信號分配和降噪，而且越來越多地用作高采樣速率模數(shù)或數(shù)模轉(zhuǎn)換的時(shí)鐘源。由于每一代PLL的噪聲性能都在改善，因此電源噪聲的影響變得越來越明顯，某些情況下甚至可限制噪聲性能。

　　本文討論圖1所示的基本PLL方案，并考察每個(gè)構(gòu)建模塊的電源管理要求。

?

圖1.顯示各種電源管理要求的基本鎖相環(huán)

　　PLL中，反饋控制環(huán)路驅(qū)動電壓控制振蕩器（VCO），使振蕩器頻率（或相位）精確跟蹤所施加基準(zhǔn)頻率的倍數(shù)。許多優(yōu)秀的參考文獻(xiàn) （例如Best的鎖相環(huán)1），解釋了PLL的數(shù)學(xué)分析；ADI的ADIsimPLL?等仿真工具則對了解環(huán)路傳遞函數(shù)和計(jì)算很有幫助。下面讓我們依次考察一下PLL構(gòu)建模塊。

　　VCO和VCO推壓

　　電壓控制振蕩器將來自鑒相器的誤差電壓轉(zhuǎn)換成輸出頻率。器件"增益"定義為KVCO,通常以MHz/V表示。電壓控制可變電容二極管（變?nèi)荻O管） 常用于調(diào)節(jié)VCO內(nèi)的頻率。VCO的增益通常足以提供充分的頻率覆蓋范圍，但仍不足以降低相位噪聲，因?yàn)槿魏巫內(nèi)荻O管噪聲都會被放大KVCO倍，進(jìn)而增加輸出相位噪聲。

　　多頻段集成VCO的出現(xiàn)，例如用于頻率合成器ADF4350的集成VCO,可避免在KVCO與頻率覆蓋范圍間進(jìn)行取舍，使PLL設(shè)計(jì)人員可以使用包含數(shù)個(gè)中等增益VCO的IC以及智能頻段切換程序，根據(jù)已編程的輸出頻率選擇適當(dāng)?shù)念l段。這種頻段分割提供了寬廣的總體范圍和較低噪聲。

　　除了需要從輸入電壓變化轉(zhuǎn)換至輸出頻率變化（KVCO）外，電源波動也會給輸出頻率變化帶來干擾成分。VCO對電源波動的靈敏度定義為VCO 推壓（Kpushing），通常是所需KVCO.的一小部分。例如，Kpushing通常是KVCO的5%至20%.因此，對于高增益VCO,推壓效應(yīng)增大，VCO電源的噪聲貢獻(xiàn)就更加舉足輕重。

　　VCO推壓的測量方法如下：向VTUNE引腳施加直流調(diào)諧電壓，改變電源電壓并測量頻率變化。推壓系數(shù)是頻率變化與電壓變化之比，如表1所示，使用的是ADF4350 PLL.

表1. ADF4350 VCO推壓測

?

　　參考文獻(xiàn)2中提到了另一種方法：將低頻方波直流耦合至電源內(nèi)，同時(shí)觀察VCO頻譜任一側(cè)上的頻移鍵控 （FSK）調(diào)制峰值（圖2）。峰值間頻率偏差除以方波幅度，便得出VCO推壓系數(shù)。該測量方法比靜態(tài)直流測試更精確，因?yàn)橄伺c直流輸入電壓變化相關(guān)的任何熱效應(yīng)。圖2顯示ADF4350 VCO輸出在3.3 GHz、對標(biāo)稱3.3 V電源施加10 kHz、0.6 V p-p方波時(shí)的頻譜分析儀曲線圖。對于1.62 MHz/0.6 V或2.7 MHz/V的推壓系數(shù)，最終偏差為3326.51 MHz – 3324.89 MHz = 1.62 MHz.該結(jié)果可與表1中的靜態(tài)測量 2.3 MHz/V比較。

?

圖2.ADF4350 VCO通過10kHz、0.6v p-p方波響應(yīng)