比較器速度

　　電路的反應(yīng)速度與輸入信號(hào)差的絕對(duì)值有關(guān)，該絕對(duì)值越大，反應(yīng)速度也越快。該反應(yīng)速度還與偏置電壓有關(guān)，Vb電平很高時(shí)，差分對(duì)管流過(guò)的電流越小，對(duì)后級(jí)MOS管柵電容充放電的速度越小，比較器的反應(yīng)速度降低。當(dāng)Vb電平很低時(shí)，M11的偏置電壓也較低，同樣比較器的反應(yīng)速度要下降。

　　比較器速度是由給寄生電容和電路電容充放電電流大小確定的。圖3畫(huà)出了比較器的主要寄生電容。C1是由M2與M4的漏擴(kuò)散區(qū)造成的總耗盡電容;C2是由耗盡電容C1和柵源電容Cgs組成。

　　比較器的傳輸延遲主要是由三級(jí)延遲構(gòu)成，第一級(jí)延遲是VDO從靜態(tài)工作點(diǎn)跳變到第二級(jí)跳變點(diǎn)VTRP2所用時(shí)間。假設(shè)驅(qū)動(dòng)第二級(jí)器件在跳變過(guò)程中大部分時(shí)間處于飽和區(qū)，近似認(rèn)為有一恒定電流驅(qū)動(dòng)寄生負(fù)載電容。求得第一級(jí)延遲為：

　　第二級(jí)的延遲是在第一級(jí)延遲時(shí)間結(jié)束時(shí)輸出一個(gè)階躍變化的信號(hào)，從輸出任一電源跳變到下級(jí)跳變電壓的時(shí)間計(jì)算出來(lái)，因而確定第二級(jí)輸出速度。   求得第二級(jí)延遲為： 

　　同樣，第三級(jí)的延遲是由輸出反相器產(chǎn)生的，延遲時(shí)間的計(jì)算主要是根據(jù)輸入電壓上升到50%與輸出電壓下降到50%的時(shí)間延遲。

　　因此，電路的總延遲為：

　　電路的功耗

　　電路的功耗不僅與偏置信號(hào)Vb的電平有關(guān)，還與兩個(gè)進(jìn)行比較的信號(hào)電平值有關(guān)，具體為Vb電平越低，電路功耗越大;輸入的兩個(gè)信號(hào)電平越低，電路功耗也越大。

　　仿真結(jié)果分析

　　根據(jù)以上的分析和計(jì)算，本文采用1.2μm CMOS工藝的HSPICE模型參數(shù)，對(duì)該電壓型比較器性能進(jìn)行了幾個(gè)參數(shù)的仿真，電源電壓為3V。在仿真開(kāi)始時(shí)，所有器件都取其最小值，仿真過(guò)程中，根據(jù)需要和電路功能參數(shù)來(lái)調(diào)整。先確定i7之后，逐一調(diào)整M6和M7來(lái)滿足輸出電壓擺幅，使器件工作在飽和狀態(tài)。

　　根據(jù)圖3，PWM比較器的正端輸入是1MHz的鋸齒波信號(hào)，要求在-3db時(shí)頻寬要大于1MHz。調(diào)整后經(jīng)仿真得到PWM比較器小信號(hào)仿真波形，如圖4所示。增益達(dá)到了80db，在-3db頻寬接近1MHz，截至頻率大于100MHz。

圖4 PWM比較器小信號(hào)波形

　　在圖3中，加入差分對(duì)管可提升轉(zhuǎn)換的速率，加快比較器的翻轉(zhuǎn)。在輸出3V時(shí)，上升時(shí)間約4ns，下降時(shí)間約5.5ns，完全滿足在1MHz工作頻率的高性能要求。

　　圖5是調(diào)整后整體電路的輸出仿真波形圖，從仿真輸出波形圖中可以看出，PWM波形較陡峭，穩(wěn)定性好，尖峰小，電路總功耗僅有618mW。

圖5 PWM比較器輸出波形和輸入波形

　　結(jié)語(yǔ)

　　通過(guò)對(duì)整個(gè)PWM比較器總體電路結(jié)構(gòu)分析和計(jì)算，采用多路電流源代替?zhèn)鹘y(tǒng)的電阻負(fù)載，輸入采用差動(dòng)放大電路，結(jié)合開(kāi)關(guān)電源的最新設(shè)計(jì)技術(shù)，設(shè)計(jì)出一種新型開(kāi)關(guān)電源電壓型PWM比較器。該電路可以作為一個(gè)模塊電路直接運(yùn)用在開(kāi)關(guān)電源的電壓型控制芯片設(shè)計(jì)中，提高設(shè)計(jì)芯片的整體性能和系統(tǒng)集成化。設(shè)計(jì)的電路在1.2mm CMOS工藝下實(shí)現(xiàn)，仿真結(jié)果表明，電路各項(xiàng)指標(biāo)達(dá)到了預(yù)期的要求。