設(shè)備電源輸入端使用的橋式整流器電路使其不受設(shè)備電源極性的影響。設(shè)備本身可能對(duì)電源的極性敏感，但橋式整流器可以配置為在電源極性反轉(zhuǎn)時(shí)為設(shè)備提供正確的極性。某些系統(tǒng)，例如以太網(wǎng)供電 (PoE) 受電設(shè)備 (PD)，其規(guī)范要求它們?cè)跇O性反轉(zhuǎn)的情況下正常運(yùn)行。這種類型的橋式整流器電路旨在糾正極性不匹配，而不是對(duì)交流電源進(jìn)行整流。

可以使用標(biāo)準(zhǔn)二極管配置橋式整流器；但是，這些整流器電路具有相對(duì)較高的能量損失，因?yàn)椋?/p>

二極管電橋的功率損耗 = 2 x V F x I IN

如圖 1所示，有源 MOSFET 電橋使用 MOSFET 實(shí)現(xiàn)電橋配置解決了這一缺陷 。

圖 1：二極管橋與有源 MOSFET 橋式整流器。

有源 MOSFET 橋的功率損耗計(jì)算為 I IN 2 x (P-ch_R DS(ON) + N-ch_R DS(ON) )。如果輸入電流為 1 A，則有源 MOSFET 電橋的功率損耗僅為 0.169 W，總導(dǎo)通電阻為 169-mΩ——P 溝道和 N 溝道 R DS(ON)之和。相比之下，假設(shè)二極管正向電壓為 0.7V，二極管電橋的損耗為 1.4W。差異很大。?

在實(shí)現(xiàn)有源 MOSFET 橋時(shí)，主要考慮的是柵極驅(qū)動(dòng)電路根據(jù)電源的極性開啟對(duì)角 MOSFET，這可能相對(duì)昂貴并占用寶貴的 PCB 空間。在 PoE PD 應(yīng)用中使用有源 MOSFET 橋時(shí)，在大多數(shù)情況下必須考慮并遵守 IEEE 802.3at PoE 標(biāo)準(zhǔn)。

設(shè)計(jì)人員必須了解 802.3at PoE 標(biāo)準(zhǔn)定義的檢測(cè)和分類程序。其中包括要求電源設(shè)備 (PSE) 識(shí)別 PD 是否可用以及 PD 通過網(wǎng)絡(luò)電纜連接到 PSE 時(shí)消耗的功率。在電阻檢測(cè)期間，PSE 提供兩個(gè)連續(xù)的電壓——V1 = 2.7 V 和 V2 = 10.1 V——然后記錄測(cè)量的電流，PD 呈現(xiàn) 25 KΩ。如果計(jì)算出的 ΔV/ΔI 等于 25 KΩ，容差為 23.7 KΩ 至 26.3 KΩ，則 PSE 確保存在 PD。

然后 PSE 進(jìn)入功率分類模式以使用相同的方法識(shí)別 PD 功率等級(jí)。PSE 提供 14.5 V 至 20.5 V 范圍內(nèi)的單個(gè)電壓，然后測(cè)量電流以計(jì)算當(dāng)前電阻。PSE 使用計(jì)算出的電阻識(shí)別 PD 功率等級(jí)。在這兩個(gè)階段，有源 MOSFET 橋電路必須保持低電流消耗，并且不干擾 25-KΩ 電阻檢測(cè)和功率分類。這就是有源 MOSFET 橋需要優(yōu)化柵極驅(qū)動(dòng)電路的原因之一。圖 2 顯示了簡(jiǎn)化的 PoE 系統(tǒng)圖和兩個(gè)過程中從 PSE 到 PD 的電流路徑。

圖 2：PoE 系統(tǒng)圖。

有許多 IC 可用于控制 MOSFET 電橋。更好的選擇可能是完全集成的橋接解決方案，例如 Fairchild 的 GreenBridge FDMQ8205。該芯片的全橋拓?fù)浣Y(jié)構(gòu)中的 80-V MOSFET 在單個(gè) 4.5 x 5.0-mm MLP 封裝中使用獲得專利的柵極驅(qū)動(dòng)電路。圖 3 顯示了具有雙 FDMQ8205 IC 的 PoE PD 應(yīng)用圖。

圖 3：PoE PD 應(yīng)用示意圖。

該 PoE 系統(tǒng)支持兩種類型的 PSE（電源設(shè)備）：端跨 PSE 和中跨 PSE。End-Span 版本使用網(wǎng)絡(luò)電纜中的 1、2、3 和 6 針一起提供數(shù)據(jù)和電源。另一方面，中跨 PSE 通過 4、5、7 和 8 引腳供電，并將 1、2、3 和 6 引腳用于數(shù)據(jù)。正因?yàn)槿绱耍琁EEE 802.3at PoE 標(biāo)準(zhǔn)要求在 PoE PD 應(yīng)用中使用兩個(gè)橋接器來覆蓋這兩種 PSE。

　　審核編輯：湯梓紅