由于被測板是單純的數字邏輯電路，電路板的輸出信號是數字信號，因此信號采集時無須A/D轉換，只需按照一定的采樣周期采集輸出信號即可。由于單片機數據輸入口的位寬一般僅為8位，為了保證采樣速度，利用FPGA器件的內在并行性快速采集輸出信號，并存入存儲器中，在到達測試深度后，FPGA向單片機發送中斷請求，單片機從存儲器中讀取采集到的輸出信號，通過USB傳送到上位PC機。該模塊組成結構如圖3所示。

　　與信號發生模塊類似，單片機控制橋重用FPGA訪問輸出向量存儲器的總線，為了避免總線訪問沖突，控制橋利用控制信號Ctrl0和Ctrl1，當Ctrl0=0，Ctrl1=0時，控制橋掌控訪問存儲器的總線，否則由FPGA掌握該總線。

　　4 系統工作原理

　　4.1 系統工作過程

　　ATE測試的基本原理：向被測板輸入測試信號，然后獲取被測板的輸出信號，并與響應信號相比較，依據兩者是否完全一致，判斷被測板有無故障。ATE工作過程如下：

　　(1)完成硬件連線：PC機與ATE的USB連接，被測板與ATE插接，電源連接;

　　(2)在上位PC機上運行ATE測試控制軟件TCS(Test Con-trol Software)，TCS中已經預先錄入每塊待測板的型號，維修人員選擇電路板型號，點擊啟動測試按鈕;

　　(3)TCS將該型號電路板的引腳信號特性、測試向量、響應向量、觸發字、觸發方式、采樣周期、采樣深度、信號發生周期等測試數據和參數從數據庫中讀出，并將除響應向量外的數據和參數分別發往信號發生模塊中的單片機AT89S51和信號采集模塊中的單片機AT89S51;

　　(4)AT89S51單片機通過配置FPGA完成系統的自動配線工作;

　　(5)TCS依先后順序向信號采集模塊和信號發生模塊的單片機發送開始測試命令;

　　(6)TCS在收到信號采集模塊傳來的數字邏輯電路板輸入輸出向量后，以波形方式顯示采集到的數據，并將輸出向量與從數據庫中讀人的響應向量相比較，依據兩者是否一致，得出被測數字邏輯電路板是否完好的診斷結果。

　　上述(3)～(6)項由ATE自動完成。

　　4.2 測試向量與響應向量設計

　　測試診斷結果的正確與否也與測試向量的完備性有關，測試向量可由兩種方式獲得：

　　(1)向量空間完全集方式設電路板輸入管腳的數量為n，則n根信號線的信號組合共有2n種，即測試向量空間為集合{0，1，2，…2n-1}，取此集合的所有元素作為測試輸入向量，該方式可以由機器自動完成。

　　(2)人工方式由人工分析電路板的邏輯功能。以每個邏輯門、觸發器等器件的各種狀態能夠完全遍歷為原則，設計測試輸入向量，對時序邏輯電路板還需確定復位存儲功能器件的復位向量，由此獲得整個電路板的測試輸入向量。

　　人工方式獲得的測試向量的規模比向量空間完全集方式要小很多，有利于節約時間和存儲空間，且人工方式設計的測試向量對時序邏輯電路來說更容易反映電路板的功能特性。因此該電子裝備系統數字邏輯電路板的測試向量全部由人工方式分析、設計而得。

　　判斷測試結果所需要的響應向量也有兩種方式：(1)響應向量由ATE測試無故障板獲得并保存，作為測試維修時比對的基準，此種方式可以由機器自動完成;(2)根據人工分析，確定測試輸入向量相對應的響應向量，此響應向量還需與ATE測試無故障電路板獲得的電路板輸出向量進行人工比對，兩者一致，才能確定該響應向量是正確可用的。

　　4.3 測試結果自動比較設計

　　為實現ATE測試所得輸出向量與響應向量之間的自動比對，在測試向量中引入虛信號BASE，該信號在測試向量的每步之間跳變，將該信號送往ATE上空閑的第64路信號口。采集到的響應向量(無故障板)和輸出向量(被測板)中包含BASE信號，此信號成為步長指針，信號的兩次跳變之間的時間成為一個窗口，該窗口代表測試步驟中的一步，用此窗口分別截取響應向量和輸出向量，再進行比較，即可實現軟件自動診斷。這種自動診斷方式能夠處理單步中出現單穩的情形。至此整個測試過程完全實現自動化，可在1分鐘內完成單塊數字電路板故障檢測工作，操作簡單，工作效率高。

　　5 結束語

　　針對某電子裝備系統數字邏輯電路板而設計的ATE，能夠完成該系統中所有數字電路板的故障測試工作，測試過程自動完成，高效經濟，能夠滿足戰時該電子裝備系統中數字電路板的快速維修任務，操作簡便，實際應用效果良好。該ATE在以下方面還可進一步改進：(1)對接插件模塊進行改造，將該ATE用于艦艇上其他電子裝備系統數字邏輯電路板的維修工作，這是下一步的工作重點，即將該ATE由某電子裝備系統的專用數字電路板維修自動測試設備，改進為該艦艇上所有電子裝備系統數字邏輯電路板的通用ATE;(2)該ATE目前尚只能用于較低速數字電路板(20 MHz以下)的故障測試，需要進一步改進;(3)在前述基礎上，可以考慮改進、研制成我國海軍在役主要艦艇上電子裝備系統數字邏輯電路板的通用ATE。