現在FPGA的一個發展趨勢是把CPU、MCU集成進來，甚至在FPGA內部實現片上系統都是可能的，這對FPGA的門數、時鐘速率，功耗都提出了很高的要求。同時，這些變化對測試企業也是一種潛在的挑戰。

　　從不同層面考量解決方案

　　按照現在FPGA的發展狀況，單純靠軟件的方法，是無法做好產品檢測的，要把軟件與硬件結合起來。

　　一是大容量。現在百萬門級FPGA的應用已經很多了。對設計工程人員來說，門數的增多必然會對設計提出更高的要求。比如在FPGA不同模塊進行拼接合成的過程中，必然會遇到模塊與模塊之間的接口問題，而傳統的仿真、測試僅限于模塊內部或模塊自身，涉及模塊與模塊之間的協同問題，往往是實時信號，無法用靜態的仿真工具體現出來，這時就需要外部測試儀器的介入。

　　二是高速率。現在FPGA內部信號速率變化得很快，頻率可以達到300MHz、500MHz，甚至更高，局部可能會有上1000MHz的時鐘速率。另外FPGA接口速率也有很大提高，比如現在通信行業經常用到FPGA做橋片、數據發送器或接收器，最高速率已達到28GHz，以往經常使用IC，而現在為了實現更加靈活的協議操作度，往往使用FPGA來實現。在時鐘速率較低的情況下，不需要進行過多的測量驗證，誤碼率也可以達到相關要求，可是當速率提高到28GHz時，如果沒有一個更好的測量手段，將很難對系統做出客觀正確的判斷。

　　解決方案需要從不同層面進行考量。第一個層面需要對承載FPGA的PCB板進行測量，比如它的走線、設計、過孔等，在測試中可以通過阻抗、差損等專用的信號外展性測試方案，對PCB的質量進行評估。這可使測試者了解這個PCB板可以跑多快的速率。第二個層面是對信號本身的質量進行考察。現在FPGA的高速接口都可以對信號的擺幅、預加重等參數進行調節，在接收端對均衡、時鐘恢復等參數進行調節。但這些參數究竟調速到什么程度是最優的呢？這就需要在板級對信號進行采集，然后進行分析，提供一種類似仿真的功能。它可以在測量系統中，把FPGA的內部設置直觀地反映到信號中去，不需要實際調節FPGA的參數，而是在測量系統中反映出來。第三個層面涉及誤碼的測量。客戶顯然更關心接收端的容限能力，即能接受多差的信號，而不出現誤碼。

　　當然，對FPGA的測試大部分是通過軟件實現的。首先是成本比較低，不需要外購設備和儀器。其次是可以把大部分的設計缺陷找出來。但是軟件方式，無論是靜態仿真，還是動態仿真，都存在部分測試需求無法滿足的情況。比如實時性問題，因為FPGA總是作為運算系統的一個子模塊來運行的。FPGA配合板內其他模塊時的工作狀態，用仿真工具是沒法直接測量的，比如是否要設置一些容限，是否進行一些時鐘的約束性保護等，都需要用到外部的測量設備。另外，在測試的精度方面，FPGA的內部軟件測試只能做邏輯信號的狀態采集，無法看到定時信息。而FPGA中定時的測試數據又是非常重要的。這些測量也只能通過外部硬件設備來完成。總之，按照現在FPGA的發展狀況，單純靠軟件的方法，是無法做好產品檢測的。但也不能完全摒棄軟件方法，要把軟件與硬件結合起來，用軟件方法可以發現產品中80%的問題，剩下20%的問題只能用外部的儀器來測量。但是，這20%的問題往往需要花費80%的時間和精力去處理。

　　組合應用測試工具

　　泰克很早就預計到數字電路的發展是一個不可阻擋的趨勢，數字電路的趨勢是高速化、串行化。

　　至于測試工具的選擇，無外乎是示波器與邏輯分析儀等。邏輯分析儀是數字化的采集設備，專門用于檢測數字邏輯。它通道數多，本身狀態時鐘速率可以達到2G～3GHz，可以與局部時鐘、系統時鐘匹配起來，可以以時鐘的節拍，對信號進行鎖存，從而看到FPGA內部的工作狀態。在泰克的示波器家族中MSO（混合信號示波器），即帶有邏輯通道的示波器，是非常重要的一類，它還可以看到模擬信號。

　　對不同規模的FPGA進行調試會用到不同的設備：如果對大容量FPGA進行檢測，邏輯分析儀更適合一些，它的通道數更多，狀態速率更匹配于大容量FPGA；如果是對一些小型FPGA進行檢測，MSO更加適合，它除了可以測量邏輯信號之外，還可以測量模擬信號。另外，在泰克的解決方案中，還有一套邏輯分析儀與示波器匹配使用的方案，可以讓用戶既看到邏輯信號又看到模擬信號，即從兩種不同角度對一個信號進行觀測。

　　泰克很早就預計到數字電路的發展是一個不可阻擋的趨勢，數字電路的趨勢是高速化、串行化。泰克在FPGA調試的重要工具發展方面有著長期的積累。2011年泰克公司又收購了Veridae公司，以擴展大規模ASIC/FPGA設計仿真產品線，提供了Clarus、Certus、Corus系列產品，針對SoC、ASIC設計、原形驗證以及系統設計提供片上儀器測試方案。如Certus調試套件就是一種靈活的、經過驗證的解決方案，可以用于所有高端Xilinx或Altera FPGAs及各種現有的FPGA原型電路板上，而不管特定ASIC設計采用什么I/O或FPGA拓撲。