ATE體系結構的并行測試開銷

　　想要進一步說明這個問題，考慮環繞聲音頻處理器對測試時間的影響。AC3數字音頻提供6路模擬輸出：前置L/R;環繞聲L/R;中央揚聲器和超低單揚聲器。從模擬觀點，這些器件需要高動態范圍與并行測試的結合。

　　CD品質動態范圍和帶寬要求更高的取樣率。采用上面的公式而以Fs=4.8KHz代之，取樣時間為10.7ms?？紤]到硬件設置、測試穩定和其它開銷，測試時間取15ms。再考慮到10次以上的測量次數，總測試時間上升到150ms。這樣對每個位置6聲道，串行測試實施方案將需900ms。

　　4測試點實施方案能充分利用多個波形數字化儀并行測試的優勢。但數據傳送在多測試點測試中仍是串行的，傳送開銷是要累計的。因此，即使采用4個波形數字化儀，4測試點測試實施方案需900ms+4×600ms=3300ms。

　　多標準無線基帶處理器

　　無線設備在同一部手機中設置了多個標準。為了支持這些標準，芯片組常常具有冗余的基帶模擬變換器和RF收發器。如在音頻環繞聲處理器中，無線基帶處理器中眾多模擬芯核對測試時間造成巨大的影響。測試這些器件的主要難題是如何在模擬測試硬件中設置充足的并行測試，以得到多測試點的效率。

　　基帶處理器塊由正交（I/O）發射（TX）DAC和接收（RX）ADC對組成。在2G至2.75G GSM/GPRS/EDGE技術中，載波信道間隔限于200KHz，導致低頻零IF。W-CDMA采用5MHz信道，對應的帶寬較寬。

　　RX和TX路徑通常要求全動態測試，包括信號對畸變（SND）、CIN以及XTALK。I/Q對DAC和ADC還要求增益匹配和相位匹配測試，指標分別規定在0.1dB和3度高精度內。在發射期間保證信道隔離的要求，導致對DAC進行附加的帶外（00B）衰減的測試。鄰道功率比（ACPR）能確認信道隔離程度，對W-CDMA用DAC，檢驗的OOB頻率高達10MHz。

　　高清晰度視頻編碼器

　　當前SoC器件支持多種視頻輸入標準。傳統的NTSC或PAL器件備有超級視頻CS-VIDEO和復合模擬輸出。支持HDTV需要3個附加輸出，來提供符合YPrPbHDTV（EIA-770.1-3）的信號。備齊上述全部輸出需用6個視頻DAC：2個用于S-Video、1個用于復合輸出、3個用于RGB。

　　雖然數字視頻標準最高要求的接口速度為74MHz，但測試DAC性能要求的模擬帶寬約為8MHz，分辨率10至12位。單個視頻DAC的典型測試項目包括積分非線性（INL）、微分非線性（DNL）以及SND測量。而HDTV系統的圖形質量是由DAC輸出的相對精度決定的，須對輸出增益和相位匹配作附加測試。內置數字視頻器件的總測試時間與測試可提供的并行數字化儀的數量直接相關。待測視頻DAC的數量通常在6個以上，由于缺乏測試儀資源，建立一套串行化測試方案是必不可少的。

　　并行測試方案

　　雖然降低總COT受多個變數的影響，但實施多點測試和并行測試來改進吞吐率無疑是主要方法。最新一代ATE系統采用多端口體系結構，支持成組的和待測器件功能相匹配的測試儀資源結構。

　　實現上述目標的兩個主要功能是每端口定時發生器和每端口序列發生器，前者與測試芯核的頻率相匹配;后者可工作在不同測試模式并自動地執行序列指令。每引腳多端口方案比上述方案更進一步，將ATE系統的數字和模擬兩種資源的粒度細分至每個引腳 。測試典型SoC的必備的資源結構實例包括：用作通信處理器的DSP、存儲器，以及與模擬IF或RF前端接口的ADC和DAC。在本場合，數字引腳配置成掃描模式，用來測試DSP芯核（見圖2）。

　　ADC塊需要任意波形發生器（Arb）和數字通道，數字通道處于捕獲模式來采集與分析ADC的輸出。DAC則需要多個數字通道組成的端口，用數字源存儲器（DSM）或波形存儲器段以及波形數字化儀來測試。每個端口能自動地工作在不同的測試頻率，執行不同的序列指令。

　　由于測試系統已在每個引腳基礎上進行分段，通過復制測試矢量的映象和每測試點使用的引腳上序列，應用軟件能自動地管理絕大部分多測試點的控制。

　　并發測試是多端口測試的擴充，讓這些芯核并行地進行測試。當然，器件中每個芯核應是ATE系統可獨立地訪問和控制的，能獨立工作的。將每個器件芯核串行測試的純序列流修改為多個器件芯核并行測試的序列流，能大大減少測試執行時間（圖3）。