CMOS邏輯門電路是在TTL電路問世之后 ，所開發出的第二種廣泛應用的數字集成器件，從發展趨勢來看，由于制造工藝的改進，CMOS電路的性能有可能超越TTL而成為占主導地位的邏輯器件 。CMOS電路的工作速度可與TTL相比較，而它的功耗和抗干擾能力則遠優于TTL。此外，幾乎所有的超大規模存儲器件 ，以及PLD器件都采用CMOS藝制造，且費用較低。
　　早期生產的CMOS門電路為4000系列 ，隨后發展為4000B系列。當前與TTL兼容的CMO器件如74HCT系列等可與TTL器件交換使用。下面首先討論CMOS反相器，然后介紹其他CMO邏輯門電路。

MOS管結構圖

MOS管主要參數：

1.開啟電壓V_T
　　·開啟電壓（又稱閾值電壓）：使得源極S和漏極D之間開始形成導電溝道所需的柵極電壓；
　　·標準的N溝道MOS管，V_T約為3～6V；
　　·通過工藝上的改進，可以使MOS管的V_T值降到2～3V。

2. 直流輸入電阻R_GS
　　·即在柵源極之間加的電壓與柵極電流之比
　　·這一特性有時以流過柵極的柵流表示
　　·MOS管的R_GS可以很容易地超過1010Ω。

3. 漏源擊穿電壓BV_DS
　　·在V_GS=0（增強型）的條件下 ，在增加漏源電壓過程中使I_D開始劇增時的V_DS稱為漏源擊穿電壓BV_DS
　　·I_D劇增的原因有下列兩個方面：
　　（1）漏極附近耗盡層的雪崩擊穿
　　（2）漏源極間的穿通擊穿
　　·有些MOS管中，其溝道長度較短，不斷增加V_DS會使漏區的耗盡層一直擴展到源區，使溝道長度為零，即產生漏源間的穿通，穿通后
，源區中的多數載流子，將直接受耗盡層電場的吸引，到達漏區，產生大的I_D

4. 柵源擊穿電壓BV_GS
　　·在增加柵源電壓過程中，使柵極電流I_G由零開始劇增時的V_GS，稱為柵源擊穿電壓BV_GS。

5. 低頻跨導g_m
　　·在V_DS為某一固定數值的條件下 ，漏極電流的微變量和引起這個變化的柵源電壓微變量之比稱為跨導
　　·g_m反映了柵源電壓對漏極電流的控制能力
　　·是表征MOS管放大能力的一個重要參數
　　·一般在十分之幾至幾mA/V的范圍內

6. 導通電阻R_ON
　　·導通電阻R_ON說明了V_DS對I_D的影響 ，是漏極特性某一點切線的斜率的倒數
　　·在飽和區，I_D幾乎不隨V_DS改變，R_ON的數值很大 ，一般在幾十千歐到幾百千歐之間
　　·由于在數字電路中 ，MOS管導通時經常工作在V_DS=0的狀態下，所以這時的導通電阻R_ON可用原點的R_ON來近似
　　·對一般的MOS管而言，R_ON的數值在幾百歐以內

7. 極間電容
　　·三個電極之間都存在著極間電容：柵源電容C_GS 、柵漏電容C_GD和漏源電容CDS
　　·C_GS和C_GD約為1～3pF
　　·C_DS約在0.1～1pF之間

8. 低頻噪聲系數NF
　　·噪聲是由管子內部載流子運動的不規則性所引起的
　　·由于它的存在，就使一個放大器即便在沒有信號輸人時，在輸　　　出端也出現不規則的電壓或電流變化
　　·噪聲性能的大小通常用噪聲系數NF來表示，它的單位為分貝（dB）
　　·這個數值越小，代表管子所產生的噪聲越小
　　·低頻噪聲系數是在低頻范圍內測出的噪聲系數
　　·場效應管的噪聲系數約為幾個分貝，它比雙極性三極管的要小

一、CMOS反相器

　　由本書模擬部分已知，MOSFET有P溝道和N溝道兩種，每種中又有耗盡型和增強型兩類。由N溝道和P溝道兩種MOSFET組成的電路稱為互補MOS或CMOS電路。
　　下圖表示CMOS反相器電路，由兩只增強型MOSFET組成，其中一個為N溝道結構，另一個為P溝道結構。為了電路能正常工作，要求電源電壓V_DD大于兩個管子的開啟電壓的絕對值之和，即
V_DD＞(V_TN＋|V_TP|) 。

1.工作原理

　　首先考慮兩種極限情況：當v_I處于邏輯0時 ，相應的電壓近似為0V；而當v_I處于邏輯1時，相應的電壓近似為V_DD。假設在兩種情況下N溝道管 T_N為工作管P溝道管T_P為負載管。但是，由于電路是互補對稱的，這種假設可以是任意的，相反的情況亦將導致相同的結果。
　　下圖分析了當v_I=V_DD時的工作情況。在TN的輸出特性i_D—v_DS（v_GSN＝V_DD）(注意v_DSN=v_O)上 ，疊加一條負載線，它是負載管T_P在 v_SGP=0V時的輸出特性i_D－v_SD。由于v_SGP＜V_T（V_TN=|V_TP|=V_T），負載曲線幾乎是一條與橫軸重合的水平線。兩條曲線的交點即工作點。顯然，這時的輸出電壓v_OL≈0V（典型值＜10mV ，而通過兩管的電流接近于零。這就是說，電路的功耗很?。ㄎ⑼吡考墸?/P>

　　下圖分析了另一種極限情況，此時對應于v_I＝0V。此時工作管T_N在v_GSN＝0的情況下運用，其輸出特性i_D－v_DS幾乎與橫軸重合 ，負載曲線是負載管T_P在v_sGP＝V_DD時的輸出特性i_D－v_DS。由圖可知，工作點決定了V_O＝V_OH≈V_DD；通過兩器件的電流接近零值 ?？梢娚鲜鰞煞N極限情況下的功耗都很低。

　　由此可知，基本CMOS反相器近似于一理想的邏輯單元，其輸出電壓接近于零或+V_DD，而功耗幾乎為零。

2.傳輸特性

　　下圖為CMOS反相器的傳輸特性圖。圖中V_DD=10V，V_TN=|V_TP|=V_T=
2V。由于 V_DD＞（V_TN＋|V_TP|），因此，當V_DD-|V_TP|>vI>V_TN 時,T_N和T_P兩管同時導通。考慮到電路是互補對稱的，一器件可將另一器件視為它的漏極負載。還應注意到，器件在放大區（飽和區）呈現恒流特性，兩器件之一可當作高阻值的負載。因此，在過渡區域，傳輸特性變化比較急劇。兩管在V_I=V_DD/2處轉換狀態。

3.工作速度

　　CMOS反相器在電容負載情況下，它的開通時間與關閉時間是相等的，這是因為電路具有互補對稱的性質。下圖表示當v_I=0V時 ，T_N截止，T_P導通，由V_DD通過T_P向負載電容C_L充電的情況。由于CMOS反相器中，兩管的g_m值均設計得較大，其導通電阻較小，充電回路的時間常數較小。類似地，亦可分析電容C_L的放電過程。CMOS反相器的平均傳輸延遲時間約為10ns。

二、CMOS門電路

1.與非門電路

　　下圖是2輸入端CMOS與非門電路，其中包括兩個串聯的N溝道增強型MOS管和兩個并聯的P溝道增強型MOS管。每個輸入端連到一個N溝道和一個P溝道MOS管的柵極。當輸入端A、B中只要有一個為低電平時，就會使與它相連的NMOS管截止，與它相連的PMOS管導通，輸出為高電平；僅當A、B全為高電平時，才會使兩個串聯的NMOS管都導通，使兩個并聯的PMOS管都截止，輸出為低電平。

　　因此，這種電路具有與非的邏輯功能，即
　　n個輸入端的與非門必須有n個NMOS管串聯和n個PMOS管并聯。

2.或非門電路

　　下圖是2輸入端CMOS或非門電路。其中包括兩個并聯的N溝道增強型MOS管和兩個串聯的P溝道增強型MOS管。

　　當輸入端A、B中只要有一個為高電平時，就會使與它相連的NMOS管導通，與它相連的PMOS管截止，輸出為低電平；僅當A、B全為低電平時，兩個并聯NMOS管都截止，兩個串聯的PMOS管都導通，輸出為高電平。
　　因此，這種電路具有或非的邏輯功能，其邏輯表達式為

　　顯然，n個輸入端的或非門必須有n個NMOS管并聯和n個PMOS管并聯。
　　比較CMOS與非門和或非門可知，與非門的工作管是彼此串聯的，其輸出電壓隨管子個數的增加而增加；或非門則相反，工作管彼此并聯，對輸出電壓不致有明顯的影響。因而或非門用得較多。

3.異或門電路

　　上圖為CMOS異或門電路。它由一級或非門和一級與或非門組成?；蚍情T的輸出。而與或非門的輸出L即為輸入A、B的異或

　　如在異或門的后面增加一級反相器就構成異或非門，由于具有的功能，因而稱為同或門。異成門和同或門的邏輯符號如下圖所示。

三、BiCMOS門電路

　　雙極型CMOS或BiCMOS的特點在于，利用了雙極型器件的速度快和MOSFET的功耗低兩方面的優勢，因而這種邏輯門電路受到用戶的重視
。

1.BiCMOS反相器

　　上圖表示基本的BiCMOS反相器電路，為了清楚起見，MOSFET用符號M表示BJT用T表示。T₁和T₂構成推拉式輸出級。而M_p、M_N、M₁、M₂所組成的輸入級與基本的CMOS反相器很相似。輸入信號v_I同時作用于M_P和M_N的柵極。當v_I為高電壓時M_N導通而M_P截止；而當v_I為低電壓時,情況則相反，M_p導通，M_N截止。當輸出端接有同類BiCMOS門電路時，輸出級能提供足夠大的電流為電容性負載充電。同理，已充電的電容負載也能迅速地通過T₂放電。
　　上述電路中T₁和T₂的基區存儲電荷亦可通過M₁和M₂釋放，以加快
電路的開關速度。當v_I為高電壓時M₁導通，T₁基區的存儲電荷迅速消散。這種作用與TTL門電路的輸入級中T₁類似。同理 ，當v_I為低電壓時，電源電壓V_DD通過M_P以激勵M₂使M₂導通，顯然T₂基區的存儲電荷通過M₂而消散?？梢?，門電路的開關速度可得到改善。

2.BiCMOS門電路

　　根據前述的CMOS門電路的結構和工作原理，同樣可以用BiCMOS技術實現或非門和與非門。如果要實現或非邏輯關系，輸入信號用來驅動并聯的N溝道MOSFET，而P溝道MOSFET則彼此串聯。正如下圖所示的
2輸入端或非門。

　　當A和B均為低電平時，則兩個MOSFET M_PA和M_PB均導通，T₁導通而M_NA和M_NB均截止，輸出L為高電平。與此同時，M₁通過M_PA和M_pB被V_DD所激勵，從而為T₂的基區存儲電荷提供一條釋放通路。
　　另一方面，當兩輸入端A和B中之一為高電平時 ，則M_pA和M_pB的通路被斷開，并且M_NA或M_NB導通，將使輸出端為低電平。同時，M_1A或M_1B為T₁的基極存儲電荷提供一條釋放道路。因此 ，只要有一個輸入端接高電平，輸出即為低電平。

四、CMOS傳輸門

　　MOSFET的輸出特性在原點附近呈線性對稱關系，因而它們常用作模擬開關。模擬開關廣泛地用于取樣——保持電路、斬波電路、模數和數模轉換電路等。下面著重介紹CMOS傳輸門。

　　所謂傳輸門（TG）就是一種傳輸模擬信號的模擬開關。CMOS傳輸門由一個P溝道和一個N溝道增強型MOSFET并聯而成，如上圖所示。T_P和T_N是結構對稱的器件，它們的漏極和源極是可互換的。設它們的開啟電壓|V_T|=2V且輸入模擬信號的變化范圍為-5V到+5V 。為使襯底與漏源極之間的PN結任何時刻都不致正偏 ，故T_P的襯底接+5V電壓，而T_N的襯底接-5V電壓 。兩管的柵極由互補的信號電壓（+5V和-5V）來控制，分別用Ｃ和表示。
　　傳輸門的工作情況如下：當C端接低電壓-5V時T_N的柵壓即為-5V，v_I取-5V到+5V范圍內的任意值時，T_N均不導通。同時,T_P的柵壓為+5V
，T_P亦不導通。可見，當C端接低電壓時，開關是斷開的。
　　為使開關接通，可將C端接高電壓+5V。此時TN的柵壓為+5V ，v_I在-5V到+3V的范圍內，T_N導通。同時T_P的棚壓為-5V ，v_I在-3V到+5V的范圍內T_P將導通。
　　由上分析可知，當v_I＜-3V時，僅有T_N導通，而當v_I＞+3V時，僅有T_P導通當v_I在-3V到+3V的范圍內，T_N和T_P兩管均導通。進一步分析
還可看到，一管導通的程度愈深，另一管的導通程度則相應地減小。換句話說，當一管的導通電阻減小，則另一管的導通電阻就增加。由于兩管系并聯運行，可近似地認為開關的導通電阻近似為一常數。這是CMOS傳輸出門的優點。
　　在正常工作時，模擬開關的導通電阻值約為數百歐，當它與輸入阻抗為兆歐級的運放串接時，可以忽略不計。
　　CMOS傳輸門除了作為傳輸模擬信號的開關之外，也可作為各種邏輯電路的基本單元電路。