電子發(fā)燒友App
IC數(shù)據(jù)和時鐘時鐘線緩沖電路
- 緩沖電路(19719)
相關(guān)推薦
fpga跨時鐘域通信時，慢時鐘如何讀取快時鐘發(fā)送過來的數(shù)據(jù)？
時，由于時鐘頻率不同，所以可能會產(chǎn)生元件的不穩(wěn)定情況，導(dǎo)致傳輸數(shù)據(jù)的錯誤。此時我們需要采取一些特殊的措施，來保證跨時鐘域傳輸?shù)恼_性。 FPGA跨時鐘域通信的基本實現(xiàn)方法是通過FPGA內(nèi)部專門的邏輯元件進(jìn)行數(shù)據(jù)傳輸。發(fā)送方用一個邏輯電路
2023-10-18 15:23:51
154
154時鐘信號的同步 在數(shù)字電路里怎樣讓兩個不同步的時鐘信號同步？
時鐘信號的同步 在數(shù)字電路里怎樣讓兩個不同步的時鐘信號同步？ 在數(shù)字電路中，時鐘信號的同步是非常重要的問題。因為在信號處理過程中，如果不同步，就會出現(xiàn)信號的混淆和錯誤。因此，在數(shù)字電路中需要采取一些
2023-10-18 15:23:4853
53采用FPGA的高速時鐘數(shù)據(jù)恢復(fù)電路的實現(xiàn)
的控制核心。但利用中低端FPGA還沒有可以達(dá)到100MHz以上的時鐘數(shù)據(jù)恢復(fù)電路。由于上面的原因，許多利用FPGA實現(xiàn)的高速通信系統(tǒng)中必須使用額外的專用時鐘數(shù)據(jù)恢復(fù)IC，這樣不僅增加了成本，而且裸露
2009-10-24 08:38:08
時鐘電路有哪幾種 時鐘電路的工作原理及過程
時鐘分頻電路通過將輸入的高頻時鐘信號分頻，生成較低頻率的時鐘信號。它通常基于計數(shù)器和邏輯門實現(xiàn)，用于將高頻時鐘信號分解成系統(tǒng)所需的各種頻率。
2023-09-14 14:53:571076
1076如何抑制時鐘電路產(chǎn)生的電磁輻射？
如何抑制時鐘電路產(chǎn)生的電磁輻射？ 在現(xiàn)代電子工業(yè)中，時鐘電路是不可或缺的，尤其是在數(shù)字電路中，時鐘電路起著控制數(shù)據(jù)流動的作用。然而，在時鐘電路運(yùn)行時，它會產(chǎn)生電磁輻射，這會對周圍的設(shè)備和人體健康造成
2023-09-12 17:06:49166
166時鐘電路里的電容有什么用 時鐘電路和晶振電路區(qū)別
時鐘電路是一種用于產(chǎn)生穩(wěn)定、可靠的時間基準(zhǔn)信號的電路。它在電子系統(tǒng)中起著非常重要的作用，用于同步和定時系統(tǒng)的各種操作。時鐘信號主要用于控制數(shù)據(jù)傳輸、指令執(zhí)行、操作序列和各種時序事件。
2023-08-14 16:02:58852
852時鐘電路是晶振電路嗎 時鐘電路布局走線設(shè)計方法
時鐘電路用于產(chǎn)生穩(wěn)定的時鐘信號，常見于數(shù)字系統(tǒng)、微處理器、微控制器、通信設(shè)備等。時鐘信號用于同步各個電子元件的操作和數(shù)據(jù)傳輸，確保系統(tǒng)的正常運(yùn)行。
2023-08-03 14:46:04531
531STM32有幾個時鐘源 STM32系統(tǒng)時鐘專題講解
在數(shù)字電路中時鐘是整個電路的心臟，電路的的一舉一動都是根據(jù)時鐘節(jié)拍下進(jìn)行的，隨著信息量逐漸提高，對硬件信息處理能力提出了更大的需求，時鐘作為數(shù)字硬件的關(guān)鍵成員，其性能需要我們關(guān)注，尤其在高速電路
2023-07-27 16:12:47779
779
為什么需要時鐘門控？時鐘門控終極指南
時鐘門控（Clock Gating）** 是一種在數(shù)字IC設(shè)計中某些部分不需要時關(guān)閉時鐘的技術(shù)。這里的“部分”可以是單個寄存器、模塊、子系統(tǒng)甚至整個SoC。
2023-06-29 15:58:13559
559
時鐘同步的總線電路方案
高速數(shù)字電路模塊通常以 同步 (synchronous)電路的形式實現(xiàn)，它們由一個或者多個時鐘驅(qū)動(觸發(fā))。對于 單一時鐘(域) 的同步電路而言，只要輸入和時鐘的關(guān)系滿足 建立(setup)時間
2023-06-23 17:53:00449
449
廉價的高速放大器提供靈活的時鐘緩沖器
在消費(fèi)電子應(yīng)用中，與典型的時鐘緩沖應(yīng)用相比，其頻率往往較低，要求也更低，廉價的高速運(yùn)算放大器（~100 MHz帶寬）可以為傳統(tǒng)時鐘緩沖器提供有吸引力的替代方案。高速放大器可能比傳統(tǒng)時鐘緩沖器便宜，但它們可以適應(yīng)各種設(shè)計配置。
2023-06-17 17:29:14423
423
高性能時鐘緩沖器HMC7043介紹
HMC7043是一種高性能時鐘緩沖器，用于為具有并行或串行（JESD204B型）接口的高速數(shù)據(jù)轉(zhuǎn)換器分配超低相位噪聲參考。
2023-05-31 10:47:57844
844使用DS314xx時鐘同步IC，具有1Hz輸入時鐘
本應(yīng)用筆記介紹了ADI公司的DS314xx時鐘同步IC如何進(jìn)行現(xiàn)場升級，以接受并鎖定至1Hz輸入時鐘信號。它還描述了在少數(shù)情況下需要1Hz時鐘監(jiān)控功能和系統(tǒng)軟件支持。有了這些元件，使用DS314xx器件構(gòu)建的系統(tǒng)就可以與1Hz和更高速輸入時鐘的任意組合實現(xiàn)符合標(biāo)準(zhǔn)的時鐘同步行為。
2023-03-08 15:22:00508
508
時鐘電路的原理及應(yīng)用
時鐘電路是一種電路，它可以產(chǎn)生定期的時鐘信號，用于控制電子設(shè)備的運(yùn)行。
它的特點(diǎn)是可以產(chǎn)生定期的時鐘信號，可以控制電子設(shè)備的運(yùn)行，可以提高電子設(shè)備的精度和可靠性。時鐘電路的應(yīng)用非常廣泛，它可
2023-02-20 18:16:384798
4798使用DS314xx時鐘同步IC具有1Hz輸入時鐘
Maxim的DS314xx系列時鐘同步IC是功能強(qiáng)大、靈活的電信系統(tǒng)同步定時解決方案。這些器件最初設(shè)計用于鎖定2kHz至750MHz的輸入時鐘頻率，該頻率范圍可滿足大多數(shù)電信系統(tǒng)的需求。然而，有時
2023-01-29 19:05:34522
522什么是時鐘偏斜？了解時鐘分配網(wǎng)絡(luò)中的時鐘偏斜
通過了解同步電路、時鐘傳輸和時鐘分配網(wǎng)絡(luò)，了解時鐘偏斜、它是什么及其對現(xiàn)代系統(tǒng)的影響。 現(xiàn)代數(shù)字電子產(chǎn)品設(shè)計的最大挑戰(zhàn)之一是滿足時序限制的能力。保持可預(yù)測且組織良好的邏輯操作流的一種方法是在數(shù)字電路
2023-01-27 10:05:001359
1359
verilog的時鐘分頻與時鐘使能
時鐘使能電路是同步設(shè)計的基本電路，在很多設(shè)計中，雖然內(nèi)部不同模塊的處理速度不同，但由于這些時鐘是同源的，可以將它們轉(zhuǎn)化為單一時鐘處理；在ASIC中可以通過STA約束讓分頻始終和源時鐘同相，但
2023-01-05 14:00:07645
645Verilog電路設(shè)計之單bit跨時鐘域同步和異步FIFO
FIFO用于為匹配讀寫速度而設(shè)置的數(shù)據(jù)緩沖buffer，當(dāng)讀寫時鐘異步時，就是異步FIFO。多bit的數(shù)據(jù)信號，并不是直接從寫時鐘域同步到讀時鐘域的。
2023-01-01 16:48:00764
764什么是時鐘緩沖器（Buffer）？時鐘緩沖器（Buffer）參數(shù)解析
的扇出型緩沖器，是一種將一路時鐘源信號通過頻率復(fù)制生成多路時鐘信號的器件，通常時鐘緩沖器還兼具有時鐘分配，格式轉(zhuǎn)換和電平轉(zhuǎn)換的功能。 對于需要多路時鐘信號的電子系統(tǒng)來說，時鐘源加時鐘緩沖器的方案可以有效降低系統(tǒng)成本，簡化電路設(shè)計，為系統(tǒng)多個組件提供多路參
2022-10-18 18:36:5414073
14073
xilinx的FPGA時鐘結(jié)構(gòu)
HROW：水平時鐘線，從水平方向貫穿每個時鐘區(qū)域的中心區(qū)域，將時鐘區(qū)域分成上下完全一致的兩部分。全局時鐘線進(jìn)入每個時鐘區(qū)域的邏輯資源時，必須經(jīng)過水平時鐘線。
2022-06-13 10:07:261305
1305一個帶有COB的1Hz時鐘發(fā)生器電路
這是帶有板上芯片（COB）的1Hz時鐘發(fā)生器電路。通常，為數(shù)字時鐘和計數(shù)器電路應(yīng)用產(chǎn)生1Hz時鐘的電路將IC與晶體和微調(diào)電容器等結(jié)合使用。
2022-06-07 10:43:501598
1598
超低附加抖動時鐘緩沖器的主要技術(shù)特點(diǎn)
KOYUELEC光與電子提供技術(shù)支持，有容微電子GM50101：超低附加抖動時鐘緩沖器。
2022-05-07 11:40:15882
882使用IDT時鐘緩沖器提升應(yīng)用設(shè)計
IDT 還提供另一個更簡單的 CMOS 緩沖器系列，即5PB11xx系列，由五個時鐘扇出緩沖器成員組成，其中最后兩位數(shù)字代表輸出數(shù)量。這些緩沖器是非常高性能、低抖動、低偏移和傳播延遲、非常低功耗的直接 CMOS 扇出緩沖器。
2022-05-05 15:41:131262
1262
一文看懂時鐘是怎么恢復(fù)的？
對于高速的串行總線來說，一般情況下都是通過數(shù)據(jù)編碼把時鐘信息嵌入到傳輸?shù)?b style="color: red">數(shù)據(jù)流里，然后在接收端通過時鐘恢復(fù)把時鐘信息提取出來，并用這個恢復(fù)出來的時鐘對數(shù)據(jù)進(jìn)行采樣，因此時鐘恢復(fù)電路對于高速串行信號
2022-02-11 15:05:26
8
8
51單片機(jī)時鐘電路圖怎么設(shè)計？這7個時鐘匯聚了所有
01在MCS-51單片機(jī)片內(nèi)有一個高增益的反相放大器，反相放大器的輸入端為XTAL1，輸出端為XTAL2，由該放大器構(gòu)成的振蕩電路和時鐘電路一起構(gòu)成了單片機(jī)的時鐘方式。根據(jù)硬件電路的不同，單片機(jī)
2021-11-05 11:06:0312
12什么是門控時鐘 門控時鐘降低功耗的原理
clock） 是通過在時鐘路徑上增加邏輯門對時鐘進(jìn)行控制，使電路的部分邏輯在不需要工作時停止時鐘樹的翻轉(zhuǎn)，而并不影響原本的邏輯狀態(tài)。在ASIC和FPGA設(shè)計中都存在門控時鐘的概念（前者應(yīng)用更廣）。 典型的門控時鐘邏輯如下圖所示： 二、門控時鐘降低功耗
2021-09-23 16:44:4711329
11329
ADCLK914：超高速、SiGe、開放采集器HVDS時鐘/數(shù)據(jù)緩沖器數(shù)據(jù)表
ADCLK914：超高速、SiGe、開放采集器HVDS時鐘/數(shù)據(jù)緩沖器數(shù)據(jù)表
2021-05-26 15:27:113
3ADN2805：1.25 Gbps時鐘和數(shù)據(jù)恢復(fù)IC數(shù)據(jù)表
ADN2805：1.25 Gbps時鐘和數(shù)據(jù)恢復(fù)IC數(shù)據(jù)表
2021-05-25 10:58:123
3ADN2816：連續(xù)速率10 Mb/s至675 Mb/s時鐘和數(shù)據(jù)恢復(fù)IC數(shù)據(jù)表
ADN2816：連續(xù)速率10 Mb/s至675 Mb/s時鐘和數(shù)據(jù)恢復(fù)IC數(shù)據(jù)表
2021-05-25 09:45:452
2ADN2815：連續(xù)速率10 Mb/s至1.25 Gb/s時鐘和數(shù)據(jù)恢復(fù)IC數(shù)據(jù)表
ADN2815：連續(xù)速率10 Mb/s至1.25 Gb/s時鐘和數(shù)據(jù)恢復(fù)IC數(shù)據(jù)表
2021-05-09 14:39:256
6ADN2806：622 Mbps時鐘和數(shù)據(jù)恢復(fù)IC數(shù)據(jù)表
ADN2806：622 Mbps時鐘和數(shù)據(jù)恢復(fù)IC數(shù)據(jù)表
2021-05-08 11:26:358
8ADCLK946：六路LVPECL輸出，SiGe時鐘扇出緩沖器數(shù)據(jù)表
ADCLK946：六路LVPECL輸出，SiGe時鐘扇出緩沖器數(shù)據(jù)表
2021-04-19 21:21:447
7關(guān)于時鐘線/數(shù)據(jù)線/地址線上串聯(lián)電阻及其作用資料下載
電子發(fā)燒友網(wǎng)為你提供關(guān)于時鐘線/數(shù)據(jù)線/地址線上串聯(lián)電阻及其作用資料下載的電子資料下載，更有其他相關(guān)的電路圖、源代碼、課件教程、中文資料、英文資料、參考設(shè)計、用戶指南、解決方案等資料，希望可以幫助到廣大的電子工程師們。
2021-04-13 08:54:3226
26Xilinx 7系列中FPGA架構(gòu)豐富的時鐘資源介紹
是最佳的，然后通過使用適當(dāng)?shù)腎/O和時鐘緩沖器來訪問這些時鐘路由資源。該章節(jié)包括： 時鐘緩沖選擇考慮 時鐘輸入管腳 1.時鐘緩沖器選擇考慮 7系列FPGA擁有豐富的時鐘資源。各種緩沖器類型、時鐘輸入管腳和時鐘連接，可以滿足許多不同的應(yīng)用需求
2021-03-22 10:16:184063
4063
AD9508：1.65 GHz時鐘扇出緩沖器，集成輸出分頻器和延遲調(diào)整
AD9508：1.65 GHz時鐘扇出緩沖器，集成輸出分頻器和延遲調(diào)整
2021-03-21 15:45:302
2NB6N14SMNGEVB 時鐘緩沖器參考設(shè)計
電子發(fā)燒友網(wǎng)站提供《NB6N14SMNGEVB 時鐘緩沖器參考設(shè)計.pdf》資料免費(fèi)下載
2020-12-31 05:05:238
8NB7L14MNGEVB 時鐘緩沖器參考設(shè)計
電子發(fā)燒友網(wǎng)站提供《NB7L14MNGEVB 時鐘緩沖器參考設(shè)計.pdf》資料免費(fèi)下載
2020-12-31 05:04:3913
13ADCLK944/PCBZ 時鐘緩沖器參考設(shè)計
電子發(fā)燒友網(wǎng)站提供《ADCLK944/PCBZ 時鐘緩沖器參考設(shè)計.pdf》資料免費(fèi)下載
2020-12-31 05:03:4912
12ADCLK846/PCBZ 時鐘緩沖器參考設(shè)計
電子發(fā)燒友網(wǎng)站提供《ADCLK846/PCBZ 時鐘緩沖器參考設(shè)計.pdf》資料免費(fèi)下載
2020-12-31 05:02:527
7NB6L14MMNGEVB 時鐘緩沖器參考設(shè)計
電子發(fā)燒友網(wǎng)站提供《NB6L14MMNGEVB 時鐘緩沖器參考設(shè)計.pdf》資料免費(fèi)下載
2020-12-31 05:01:5911
11NB6L11SMNGEVB 時鐘緩沖器參考設(shè)計
電子發(fā)燒友網(wǎng)站提供《NB6L11SMNGEVB 時鐘緩沖器參考設(shè)計.pdf》資料免費(fèi)下載
2020-12-31 05:01:048
8NB6L72MMNGEVB 時鐘緩沖器參考設(shè)計
電子發(fā)燒友網(wǎng)站提供《NB6L72MMNGEVB 時鐘緩沖器參考設(shè)計.pdf》資料免費(fèi)下載
2020-12-31 05:00:1512
12NB6L611MNGEVB 時鐘緩沖器參考設(shè)計
電子發(fā)燒友網(wǎng)站提供《NB6L611MNGEVB 時鐘緩沖器參考設(shè)計.pdf》資料免費(fèi)下載
2020-12-31 04:58:5811
11NB6N11SMNGEVB 時鐘緩沖器參考設(shè)計
電子發(fā)燒友網(wǎng)站提供《NB6N11SMNGEVB 時鐘緩沖器參考設(shè)計.pdf》資料免費(fèi)下載
2020-12-31 04:57:0511
11DC1954A 時鐘緩沖器參考設(shè)計
電子發(fā)燒友網(wǎng)站提供《DC1954A 時鐘緩沖器參考設(shè)計.pdf》資料免費(fèi)下載
2020-12-31 04:54:379
9DC1954A 時鐘緩沖器參考設(shè)計
電子發(fā)燒友網(wǎng)站提供《DC1954A 時鐘緩沖器參考設(shè)計.pdf》資料免費(fèi)下載
2020-12-31 04:50:238
8FPGA設(shè)計小技巧（時鐘/性能/編程）
時鐘篇 選用全局時鐘緩沖區(qū)（BUFG）作為時鐘輸入信號，BUFG是最穩(wěn)定的時鐘輸入源，可以避免誤差。 只用一個時鐘沿來寄存數(shù)據(jù)，使用時鐘的兩個沿是不可靠的，如果時鐘沿“漂移”，就會導(dǎo)致時序錯誤
2020-12-11 10:26:441257
1257FPGA的設(shè)計中的時鐘使能電路
時鐘使能電路是同步設(shè)計的重要基本電路，在很多設(shè)計中，雖然內(nèi)部不同模塊的處理速度不同，但是由于這些時鐘是同源的，可以將它們轉(zhuǎn)化為單一的時鐘電路處理。在FPGA的設(shè)計中，分頻時鐘和源時鐘的skew不容易
2020-11-10 13:53:414370
4370
多時鐘設(shè)計中時鐘切換電路設(shè)計案例
在多時鐘設(shè)計中可能需要進(jìn)行時鐘的切換。由于時鐘之間可能存在相位、頻率等差異，直接切換時鐘可能導(dǎo)致產(chǎn)生glitch。
2020-09-24 11:20:385061
5061
在PCB設(shè)計中如何避免時鐘偏斜
在 PCB 設(shè)計中，您希望時鐘信號迅速到達(dá)其集成電路（ IC ）的目的地。但是，一種稱為時鐘偏斜的現(xiàn)象會導(dǎo)致時鐘信號早晚到達(dá)某些 IC 。當(dāng)然，這會導(dǎo)致各個 IC 的數(shù)據(jù)完整性不一致。 什么是時鐘
2020-09-16 22:59:021793
1793ICS854105AGLFT LVCMOS LVTTL到LVDS時鐘扇出緩沖區(qū)的數(shù)據(jù)手冊
854105是一種低歪斜、高性能的1到4 LVCMOS/LVTTL到LVDS時鐘扇出緩沖區(qū)。利用低壓差分信號（LVDS），854105提供了一種低功耗、低噪聲的解決方案，用于將時鐘信號分布在100Ω的受控阻抗上。854105接受LVCMOS/LVTTL輸入電平，并將其轉(zhuǎn)換為LVDS輸出電平。
2019-07-22 08:00:003
3關(guān)于PowerPC和Dallas的時鐘芯片接口設(shè)計的方法和電路淺析
。同時在許多系統(tǒng)中都需要實時時鐘，而應(yīng)用最廣泛的當(dāng)數(shù)的時鐘芯片。摩托羅拉的系列地址線和數(shù)據(jù)線是獨(dú)立的，而的時鐘芯片的地址線和數(shù)據(jù)線是復(fù)用的。本文以和為例，給出接口的設(shè)計方法和電路。因為用來實現(xiàn)，進(jìn)步增加了通用性。
2018-12-15 09:42:541751
1751通過使用展頻IC解決EMI時鐘問題
的話，磁珠的阻抗又有限制，屏蔽對時鐘的效果也不好。所以這時候，我們就建議客戶使用我們的展頻IC對主芯片的晶振進(jìn)行調(diào)制。下圖為加了展頻后的測試數(shù)據(jù)：從近場看：（上圖為客戶沒加展頻IC之前近場探的波形
2018-11-06 14:53:48646
646基于高速CMOS時鐘的數(shù)據(jù)恢復(fù)電路設(shè)計與仿真
、16相頻鎖相環(huán)電路；采用電流邏輯模式前端電路構(gòu)成的復(fù)用CDR環(huán)路；濾除亞穩(wěn)態(tài)時鐘的采樣超前、滯后鑒相器；選擇時鐘與相位插值的控制時鐘電路，以及基于折半、順序查詢算法的數(shù)字濾波電路。并對時鐘進(jìn)行數(shù)模混合仿真檢測，測試結(jié)果表明：電路對于2.5 GB/s的差分輸入數(shù)據(jù)，可快速高
2018-04-09 11:04:022
2基于MPC92433的高頻時鐘電路及串口IC接口模式的設(shè)計
提出一種高頻時鐘電路的設(shè)計方案。利用一款先進(jìn)的可編程時鐘合成器MPC92433，基于FPCJA的控制，實現(xiàn)4對LVDS信號輸出。系統(tǒng)經(jīng)過測試，輸出時鐘信號頻率達(dá)到1 CHz，可以廣泛應(yīng)用到各種數(shù)字電路
2017-11-28 14:41:491
1基于FPGA的高精度同步時鐘系統(tǒng)設(shè)計
介紹了精密時鐘同步協(xié)議(PTP)的原理。本文精簡了該協(xié)議，設(shè)計并實現(xiàn)了一種低成本、高精度的時鐘同步系統(tǒng)方案。該方案中，本地時鐘單元、時鐘協(xié)議模塊、發(fā)送緩沖、接收緩沖以及系統(tǒng)打時標(biāo)等功能都在FPGA中
2017-11-17 15:57:185781
5781
時鐘是怎么恢復(fù)的？
對于高速的串行總線來說，一般情況下都是通過數(shù)據(jù)編碼把時鐘信息嵌入到傳輸?shù)?b style="color: red">數(shù)據(jù)流里，然后在接收端通過時鐘恢復(fù)把時鐘信息提取出來，并用這個恢復(fù)出來的時鐘對數(shù)據(jù)進(jìn)行采樣，因此時鐘恢復(fù)電路對于高速串行信號
2017-11-16 01:01:2920403
20403
單片機(jī)時鐘電路
什么是時鐘電路 時鐘電路就是產(chǎn)生像時鐘一樣準(zhǔn)確運(yùn)動的振蕩電路。任何工作都按時間順序。用于產(chǎn)生這個時間的電路就是時鐘電路。時鐘電路一般由晶體振蕩器、晶震控制芯片和電容組成。時鐘電路應(yīng)用十分廣泛，如電腦
2017-10-16 16:45:2226355
26355如何滿足高性能時鐘IC需求
時鐘設(shè)備設(shè)計使用I2C可編程小數(shù)鎖相環(huán)(PLL)，可滿足高性能時序需求，這樣可以產(chǎn)生零PPM（百萬分之一）合成誤差的頻率。高性能時鐘IC具有多個時鐘輸出，用于驅(qū)動打印機(jī)、掃描儀和路由器等應(yīng)用系統(tǒng)的子系統(tǒng)，例如處理器、FPGA、數(shù)據(jù)轉(zhuǎn)換器等。
2017-08-30 11:04:044124
4124
ADI發(fā)布新款時鐘緩沖器和分頻器IC AD9508
ADI最近發(fā)布了一款時鐘緩沖器和分頻器IC（集成電路）AD9508，該電路結(jié)合了高速、極低抖動（12 kHz至20 MHz頻段為41 fs）及可選分頻功能。
2013-02-21 11:31:003847
3847
ADI推出業(yè)界最低抖動RF時鐘IC AD9525
Analog Devices, Inc. (NASDAQ: ADI) 全球領(lǐng)先的高性能信號處理解決方案供應(yīng)商，最近推出一款具有業(yè)界最低抖動特性的 RF 時鐘 IC(射頻時鐘集成電路)AD9525
2012-11-02 10:16:531087
1087Astro工具解決ASIC設(shè)計時鐘偏斜和干擾分析
隨著系統(tǒng)時鐘頻率的提高，時鐘偏斜和干擾開始成為IC工程師重點(diǎn)考慮的問題。增大時序電路的時鐘頻率，減小時序電路的容差能提升未來的系統(tǒng)性能。低偏斜時鐘緩沖器和鎖相環(huán)時鐘驅(qū)
2012-07-23 15:18:361908
1908
德州儀器推出超低噪聲底限及附加抖動時鐘緩沖器
日前，德州儀器 （TI） 宣布推出 2 款最新通用時鐘緩沖器系列，進(jìn)一步壯大其高性能時鐘緩沖器產(chǎn)品陣營。CDCLVC1310 LVCMOS 時鐘緩沖器可在晶振模式下實現(xiàn) –169 dBc/Hz 的業(yè)界領(lǐng)先相位噪聲
2012-04-05 08:47:281025
1025Silicon Labs擴(kuò)展其PCIe時鐘發(fā)生器和時鐘緩沖器產(chǎn)品組合
Silicon Laboratories (芯科實驗室有限公司)日前宣布擴(kuò)展其PCI Express(PCIe)時鐘發(fā)生器和時鐘緩沖器產(chǎn)品組合。
2012-02-02 09:31:561356
1356DS314xx時鐘同步IC升級工作于1Hz輸入時鐘
本應(yīng)用筆記介紹如何對Maxim的DS314xx時鐘同步IC進(jìn)行現(xiàn)場升級，使其接受并鎖定至1Hz輸入時鐘信號。文章探討了少數(shù)情況下對1Hz時鐘監(jiān)測功能及系統(tǒng)軟件支持的需求
2011-08-22 18:26:521565
1565Silicon新增100多款時鐘IC產(chǎn)品
Silicon Laboratories (芯科實驗室有限公司, Nasdaq: SLAB)今天宣布對時鐘IC產(chǎn)品組合進(jìn)行重要擴(kuò)展，新增添了100多款時鐘發(fā)生器和時鐘分配器產(chǎn)品。
2011-05-18 09:36:59851
851高速轉(zhuǎn)換器時鐘分配器件的端接
使用時鐘分配器件1或者扇出緩沖器為 ADC 和 DAC 提供時鐘 時，需要考慮印刷電路板上的走線和輸出端接，這是信號衰減 的兩個主要來源。 時鐘走線與信號擺幅 PCB 上的走線類似于低通濾
2011-03-30 15:56:1425
25高速轉(zhuǎn)換器時鐘分配器件的端接
使用時鐘分配器件1或者扇出緩沖器為ADC和DAC提供時鐘時，需要考慮印刷電路板上的走線和輸出端接，這是信號衰減的
2010-10-30 08:40:173185
3185
用allegro使二條時鐘線等長的設(shè)計置
為了使二個SDRAM的時鐘線等長，設(shè)置等長的方法有很多，在這里我們只為了二條時鐘線等長來學(xué)習(xí)如何通過設(shè)置約束規(guī)則然后通
2010-06-21 11:57:521192
1192
安森美時鐘管理產(chǎn)品系列增加新的時鐘和數(shù)據(jù)驅(qū)動IC
安森美時鐘管理產(chǎn)品系列增加新的時鐘和數(shù)據(jù)驅(qū)動IC
應(yīng)用于綠色電子產(chǎn)品的首要高性能、高能效硅方案供應(yīng)商安森美半導(dǎo)體(宣布擴(kuò)充公司的時鐘驅(qū)動器系列，推出NB7L
2010-02-01 13:42:09822
822TI推出正弦至正弦波時鐘緩沖器
TI推出正弦至正弦波時鐘緩沖器
日前，德州儀器 (TI) 宣布推出業(yè)界最小型 4 通道、低功耗、低抖動正弦至正弦波時鐘緩沖器。作為正弦波時鐘緩沖器系列產(chǎn)品中的首款
2009-11-30 10:53:51777
777基于FPGA的高速時鐘數(shù)據(jù)恢復(fù)電路的實現(xiàn)
基于FPGA的高速時鐘數(shù)據(jù)恢復(fù)電路的實現(xiàn)
時鐘數(shù)據(jù)恢復(fù)電路是高速收發(fā)器的核心模塊，而高速收發(fā)器是通信系統(tǒng)中的關(guān)鍵部分。隨著光纖在通信中的應(yīng)用，信道可以承載
2009-10-25 10:29:453352
3352
轉(zhuǎn)換器時鐘技術(shù)向高速數(shù)據(jù)時鐘發(fā)展
無線基礎(chǔ)設(shè)施、寬帶和儀器儀表應(yīng)用通常需要高性能的時鐘電路，它們主要需要時鐘的器件是高速數(shù)據(jù)轉(zhuǎn)換器。這些系統(tǒng)的時鐘電路所需的幾個關(guān)鍵性能指標(biāo)包括低相位噪聲和抖
2009-07-06 18:37:55409
409
利用Maxim時鐘IC實現(xiàn)主備時鐘卡冗余,Implement
利用Maxim時鐘IC實現(xiàn)主備時鐘卡冗余,Implement Master-Slave Timing-Card Redundancy Using Maxim Timing ICs
Abstract: Telecom equipment with SONET/SDH or Synchr
2009-06-27 23:35:58693
693
工商網(wǎng)監(jiān)
評論