作者:火龍果
引言
經(jīng)過(guò)多年的發(fā)展和沉淀,半導(dǎo)體芯片封裝技術(shù)已經(jīng)越來(lái)越成熟,如今已有數(shù)百種封裝類型。而在這數(shù)百種封裝類型中,扇出型封裝日益火熱起來(lái),其更被認(rèn)為是延續(xù)和超越摩爾定律的關(guān)鍵技術(shù)方案。本文,請(qǐng)跟著小為一起了解一下扇出型封裝技術(shù)吧。
1 扇出型(Fan-Out)封裝市場(chǎng)分析
近年來(lái),隨著5G、AI和loT的普及,推動(dòng)了手機(jī)、平板、電腦、汽車等多領(lǐng)域發(fā)展,同樣推動(dòng)了封裝技術(shù)的演進(jìn),對(duì)扇出型封裝需求也越來(lái)越大,根據(jù)Yole 2021年扇出型市場(chǎng)和技術(shù)分析報(bào)告,扇出型封裝增長(zhǎng)勢(shì)頭正旺,2020-2026年CAGR為15.1%,市場(chǎng)規(guī)模預(yù)計(jì)從2020年14.75億美元增長(zhǎng)至2026年34.25 億美元。其中,移動(dòng)消費(fèi)領(lǐng)域16.13億美元,電信與基礎(chǔ)設(shè)施領(lǐng)域15.97億美元,汽車出行領(lǐng)域2.15億美元。
2020-2026年扇出型封裝市場(chǎng)發(fā)展預(yù)期
(圖片來(lái)源:Yole Development)
Core FO, HD FO, UHD FO在I/O以及RDL L/S對(duì)比
(圖片來(lái)源:Yole Development)
2 扇入型封裝和扇出型封裝區(qū)別
談到扇出型(Fan-Out)封裝,必然會(huì)聯(lián)系到扇入型(Fan-In)封裝。扇入型(Fan-In)封裝工藝流程大致描述為,整片晶圓芯片進(jìn)行封裝測(cè)試,之后再切割成單顆芯片,封裝尺寸與芯片尺寸大小相同。
常見(jiàn)的Fan-In(WLCSP)通常可以分為BOP(Bump On Pad)和RDL(Redistribution Layer)。BOP封裝結(jié)構(gòu)簡(jiǎn)單,Bump直接生長(zhǎng)在Al pad上;如果Bump位置遠(yuǎn)離Al pad,則需要通過(guò)RDL將Al pad與Bump相連。
隨著I/O數(shù)量的增加,芯片尺寸無(wú)法容納所有I/O時(shí),扇出型封裝由此衍生而來(lái)。扇出型封裝基于重組技術(shù),芯片被切割完畢后,將芯片重新嵌埋到重組載板(8寸,12寸wafer carrier或者600mmX580mm等大尺寸面板),按照與扇入型封裝工藝類似的步驟進(jìn)行封裝測(cè)試,然后將重組載板切割為單顆芯片,芯片外的區(qū)域?yàn)镕an-Out區(qū)域,允許將球放在芯片區(qū)域外。
兩者最大的差異為RDL布線,在扇入型封裝中,RDL向內(nèi)布線,而在扇出型封裝中,RDL既可向內(nèi)又可向外布線,所以扇出型封裝可以實(shí)現(xiàn)更多的I/O。
3 扇出型封裝細(xì)解
扇出型封裝目前存在兩大技術(shù)分支,即扇出型晶圓級(jí)封裝(FOWLP)以及扇出型面板級(jí)封裝(FOPLP)。
FOWLP封裝2009年量產(chǎn),但彼時(shí)只應(yīng)用于手機(jī)基帶芯片。真正轉(zhuǎn)折點(diǎn)是2016年,iPhone7系列A10處理器采用TSMC基于FOWLP開發(fā)的集成扇出型芯片堆疊(Integrated Fan-Out Package on Package, InFO-PoP)封裝,此后扇出型(Fan-Out)封裝成為熱點(diǎn),各大手機(jī)OEM廠商爭(zhēng)相追求HDFO(High-Density Fan-Out)封裝。
FOWLP與FOPLP工藝對(duì)比
iPhone7系列A10處理器InFO-PoP
(圖片來(lái)源:TSMC)
扇出型封裝技術(shù)演進(jìn)
(圖片來(lái)源:Yole Development)
3.1 FOWLP封裝技術(shù)
FOWLP封裝技術(shù)主要分為Chip first以及Chip last,而Chip first可再分為Die face up(如Deca Technologies M-Series封裝)以及Die face down(RCP以及eWLB封裝等),Chip last形式又被稱為RDL first,大致封裝流程可參考下圖:
☆Chip first, die face down封裝技術(shù)
飛思卡爾于2006年左右推出重分布封裝(Reconstituted Chip Package:RCP),英飛凌于2007年左右推出嵌入式晶圓級(jí)BGA(Embedded Wafer Level BGA : eWLB)。
RCP與eWLB均為Chip first,dieface down封裝,工藝流程類似,與eWLB不同的是,RCP包括一個(gè)銅框架層,有助于改善wafer molding過(guò)程中芯片偏移,另外可提供電磁屏蔽和散熱。
RCP封裝
eWLB封裝
日月光自研的FOCos(Fan-Out Chip on Substrate)封裝同樣支持Chip first, die face down封裝技術(shù)。
FOCos-CF封裝(圖片來(lái)源:ASE)
☆Chip first, die face up封裝技術(shù)
M-Series封裝技術(shù)由Deca Technologies提出,TSMC于2016年推出的InFO封裝,同樣采用Chip first, die face up封裝技術(shù)。
M-Series封裝
(圖片來(lái)源:Deca Technologies)
Chip first, die face up主要優(yōu)點(diǎn):
(1)芯片背面貼DAF重組,貼裝后偏移較小;
(2)芯片背面貼裝,避免了Chip first, face down情況下芯片邊緣由切割引入的不平整貼裝問(wèn)題;
(3)更加平坦化,Wafer molding后進(jìn)行Grinding研磨動(dòng)作,消除了從芯片表面到Molding compound表面的不平整性。
☆ Chip last(or RDL first), die face down封裝形式
2006年左右由NEC Electronics Corporation提出,Amkor于2015年推出的SWIFT(Silicon Wafer Integrated Fan-Out Technology)封裝采用RDL first技術(shù),RDL線寬線距能力≤2um,μbump pitch 40um,SWIFT封裝可實(shí)現(xiàn)多芯片集成的3D POP封裝以及無(wú)需TSV(TSV-Less)具有成本優(yōu)勢(shì)的HDFO高密度扇出型封裝,適用于高性能CPU/GPU,FPGA,Mobile AP以及Mobile BB等。
Chip last, die face down
SWIFT封裝
(圖片來(lái)源:Amkor Technology)
Fan-In PoP SWIFT
(圖片來(lái)源:Amkor Technology)
SWIFT on Substrate
(圖片來(lái)源:Amkor Technology)
日月光自研的FOCos(Fan-Out Chip on Substrate)封裝同樣支持Chip last, die face down封裝技術(shù)。
FOCos-CL封裝
(圖片來(lái)源:ASE)
Chip last(or RDL first), die face down主要優(yōu)點(diǎn):
(1)芯片只會(huì)在合格的RDL上倒裝芯片,可避免芯片損失,適用于高價(jià)格的高端芯片;
(2)芯片通過(guò)倒裝方式直接與RDL連接,消除了芯片偏移問(wèn)題;
(3)超細(xì)RDL線寬線距實(shí)現(xiàn)HDFO,RDL線寬線距能力≤2um。
RDL制作方式可分為3種:第一種方式是通過(guò)PECVD制作SiO2或者SiN介電層以及Cu大馬士革方法制作RDL,RDL線寬線距能力≤2um;第二種方式是通過(guò)Polyimide制作介電層以及電鍍銅制作RDL,RDL線寬線距能力>2um;第三種方式結(jié)合了前兩種方式,又稱為Hybrid RDL。
Hybrid RDL FOWLP工藝流程
(圖片來(lái)源:Fan-Out Wafer-Level Packaging)
☆FOWLP封裝技術(shù)優(yōu)勢(shì)
☆FOWLP封裝技術(shù)對(duì)比
☆ 支持FOWLP封裝技術(shù)主流公司
目前業(yè)內(nèi)主流封裝廠以及TSMC都基于不同的技術(shù)特點(diǎn)開發(fā)出各自的FOWLP技術(shù),如下圖所示。艾為基于自身產(chǎn)品的特點(diǎn)以及封裝廠的技術(shù)優(yōu)勢(shì),很早就已經(jīng)開始關(guān)注FOWLP技術(shù),并已經(jīng)開始在一些產(chǎn)品上采用部分封裝廠的FOWLP技術(shù),艾為目前采用FOWLP封裝技術(shù)的產(chǎn)品主要應(yīng)用在電壓轉(zhuǎn)換器、音頻功率放大器、負(fù)載開關(guān)等。
3.2 FOPLP封裝技術(shù)
FOPLP封裝流程與FOWLP類似,重組載板由8寸/12寸wafer carrier轉(zhuǎn)換為大尺寸面板,以610mmX457mm尺寸面板為例,面積為12寸wafer carrier的3.9倍,單片產(chǎn)出數(shù)量為FOWLP的3.9倍,成本優(yōu)勢(shì)較大。
艾為也對(duì)FOPLP封裝技術(shù)的發(fā)展保持著高度的關(guān)注,目前也已經(jīng)開始在部分產(chǎn)品上嘗試FOPLP技術(shù),在不久的將來(lái)也會(huì)推出基于FOPLP封裝技術(shù)的產(chǎn)品。
根據(jù)Yole對(duì)FOWLP以及FOPLP市場(chǎng)預(yù)測(cè),F(xiàn)OWLP目前仍為扇出型(Fan-Out)封裝主流,F(xiàn)OPLP正處于平穩(wěn)增長(zhǎng)階段,預(yù)計(jì)市場(chǎng)占有率將由2020年的3%提升至2026年的7%。
2020-2026年FOWLP與FOPLP增加預(yù)測(cè)
(圖片來(lái)源:Yole Development)
4 扇出型封裝展望
扇出型(Fan-Out)封裝等先進(jìn)封裝成為延續(xù)摩爾定律的關(guān)鍵封裝技術(shù),也為Chiplet技術(shù)提供了很好的基礎(chǔ),可實(shí)現(xiàn)芯片體積微小化以及多芯片高密度集成,扇出型(Fan-Out)封裝關(guān)鍵挑戰(zhàn)點(diǎn)在于更小的微凸塊間距(μbump pitch: 40um-30um-20um-10um),新型鍵合方式(TCB&NCP, TCB&NCF, Hybrid Bonding等),以及更大的互連密度(RDL L/S: 2/2um-1/1um-0.5/0.5um)。
編輯:黃飛
評(píng)論
查看更多