隨著芯片集成度的提高，對光刻技術(shù)提出了越來越高的要求，而光刻技術(shù) ? ? ? 的演進(jìn)，在某種程度上也反映了半導(dǎo)體技術(shù)的發(fā)展路線。

從1947年第一個(gè)晶體管問世算起，半導(dǎo)體技術(shù)一直在迅猛發(fā)展，現(xiàn)在它仍保持著強(qiáng)勁的發(fā)展態(tài)勢，繼續(xù)遵循摩爾定律指明的方向前進(jìn)，大尺寸、細(xì)線寬、高精度、高效率、低成本的IC生產(chǎn)，正在對半導(dǎo)體產(chǎn)業(yè)鏈帶來前所未有的挑戰(zhàn)。 ? 集成電路在制造過程中經(jīng)歷了材料制備、掩膜、光刻、清洗、刻蝕、摻雜、化學(xué)機(jī)械拋光等多個(gè)工序，其中尤以光刻工藝最為關(guān)鍵，決定著制造工藝的先進(jìn)程度。隨著集成電路由微米級向鈉米級發(fā)展，光刻采用的光波波長也從近紫外（NUV）區(qū)間的436nm、365nm波長進(jìn)入到深紫外（DUV）區(qū)間的248nm、193nm波長。

目前大部分芯片制造工藝采用了248nm和193nm光刻技術(shù)。目前對于13.5nm波長的EUV極端遠(yuǎn)紫外光刻技術(shù)研究也在提速前進(jìn)。 ? 可以說，隨著芯片集成度的提高，對光刻技術(shù)提出了越來越高的要求，而光刻技術(shù)的演進(jìn)，在某種程度上也反映了半導(dǎo)體技術(shù)的發(fā)展路線。上世紀(jì)中葉，IEEE電子和電子工程師協(xié)會(huì)設(shè)立了ITRS組織，該組織每年都會(huì)發(fā)布一份半導(dǎo)體領(lǐng)域中技術(shù)路線圖——ITRS（International Technology Roadmap for Semiconductors）。但在2017年，IEEE停止更新ITRS，并將其重新重命名為IRDS，他們認(rèn)為這樣可以更全面地反應(yīng)各種系統(tǒng)級新技術(shù)。?

? IRDS路線圖光刻委員會(huì)主席、廈門大學(xué)嘉庚創(chuàng)新實(shí)驗(yàn)室產(chǎn)業(yè)運(yùn)營平臺科技總監(jiān)，廈門大學(xué)半導(dǎo)體科學(xué)與技術(shù)學(xué)院客座教授Mark Neisser對光刻技術(shù)與半導(dǎo)體路線之間的關(guān)系進(jìn)行了詳細(xì)解讀。 ?

Mark Neisser指出，當(dāng)前的IRDS路線圖預(yù)測了未來15年的行業(yè)需求，并指出了關(guān)鍵挑戰(zhàn)和技術(shù)選擇。他表示，摩爾定律的意義在于，指示了“提高每個(gè)芯片中的晶體管數(shù)量降低了計(jì)算成本”的路線，在數(shù)十年被摩爾定律“規(guī)劃”的半導(dǎo)體產(chǎn)業(yè)發(fā)展過程中，它也逐漸被扭曲為自我實(shí)現(xiàn)的預(yù)言：（芯片設(shè)計(jì)公司）競爭對手總是試圖跟上摩爾定律預(yù)測的創(chuàng)新步伐，一旦某一個(gè)競爭者可以達(dá)到這個(gè)速度，其他所有的人都必須努力達(dá)到這個(gè)速度。一旦跟不上節(jié)奏，你的成本就會(huì)高于競爭對手的成本而在競爭中落于下風(fēng)。與此同時(shí)，設(shè)備、工具、材料、供應(yīng)商、軟件都必須改進(jìn)，以實(shí)現(xiàn)更高的晶體管密度和更低的成本。

? 其中，隨著工藝演進(jìn)，光刻波長經(jīng)歷了幾次大的更迭，i-line時(shí)期使用的波長為365nm，KrF時(shí)期使用的波長為248nm，ArF時(shí)期使用的波長為193nm，進(jìn)入EUV時(shí)代后使用的波長為13.5nm。每一代光刻技術(shù)的革新都對***等設(shè)備和材料提出了新挑戰(zhàn)。 ? 如上圖中的光刻公式，決定光刻分辨率的因素有三個(gè)：1.選用更小波長的光源，2.通過增大投影入射角及折射率更高的界面材料來提高數(shù)值孔徑NA值，3.并通過分辨率增強(qiáng)技術(shù)以獲取更低的工藝因子k1。 ?

歷史上光刻工藝中的成像改進(jìn)，都伴隨著工具改進(jìn)、材料和工藝改進(jìn)以及多重成像（multiple patterning）。 ? 工具改進(jìn)，包括使用更小的波長以獲得更高的分辨率；改善對焦控制和套準(zhǔn)（overlay）控制；更高數(shù)值孔徑（NA）的鏡頭；更好的控制系統(tǒng)、照明系統(tǒng)；掩膜和芯片設(shè)計(jì)的改進(jìn)等等。 ? 材料和工藝改進(jìn)，包括抗放射涂層材料；改變印刷臨界尺寸的收縮材料和線寬修剪材料；用于新一代光刻波長的光刻膠；刻蝕放大材料；光刻膠清洗材料和涂層；CMP工藝以及突破曝光工具分辨率極限的多重曝光工藝等。 ?

以CMOS器件變遷歷史為例。最初，CMOS器件越小性能越好，更小的尺寸意味著更快的導(dǎo)通，工作電壓也更小。在某種程度上，尺寸縮小帶來的副作用影響了器件性能，例如漏電流增加，寄生電容增加等。器件結(jié)構(gòu)和工藝一直在改進(jìn)以實(shí)現(xiàn)更小尺寸和更好的性能，包括隔離，柵極材料、漏極和摻雜圖案等等，來達(dá)到更高的PPAC要求（PPAC，power, performance, area和cost）。 ? 隨著平面器件結(jié)構(gòu)縮小尺寸已不能滿足性能需求，三維的FinFET晶體管架構(gòu)逐漸成為高性能邏輯標(biāo)準(zhǔn)器件，IRDS路線圖預(yù)測高性能器件的晶體管結(jié)構(gòu)將發(fā)生更多變化。 ?

下圖預(yù)測了未來邏輯器件結(jié)構(gòu)演進(jìn)方向，從當(dāng)前的FinFET，到lateral GAA，再到3D VLSI等。邏輯器件從特征尺寸縮微逐步轉(zhuǎn)變到三維縮微。存儲(chǔ)器件將是率先發(fā)生這一轉(zhuǎn)變的領(lǐng)域，并且閃存技術(shù)已經(jīng)開始三維縮微。 ?

如下圖，隨著存儲(chǔ)密度快速提升，由于存儲(chǔ)單元太小而無法可靠地保留存儲(chǔ)狀態(tài)，且達(dá)到了糾錯(cuò)能力的極限，平面結(jié)構(gòu)閃存已無法繼續(xù)提升性能，基于三維縮放的3D NAND閃存開始成為主流。3D存儲(chǔ)單元的體積比2D閃存要大得多，眾多的層數(shù)也意味著可以實(shí)現(xiàn)比2D存儲(chǔ)器件更多的存儲(chǔ)密度，目前業(yè)內(nèi)3D NAND閃存最高已達(dá)到176層，還將繼續(xù)增加。SK海力士已經(jīng)在討論2025年達(dá)到500層，2030年800層的規(guī)劃。 ?

其他新型存儲(chǔ)技術(shù)方面，英特爾和美光聯(lián)合研發(fā)的3D XPoint開始量產(chǎn)，但是目標(biāo)用途與DRAM不同，目前也還沒有哪種存儲(chǔ)技術(shù)能夠取代DRAM或閃存，其他類型的存儲(chǔ)技術(shù)只占據(jù)了市場的一小部分。 ? 下圖列出了2018年開始，7nm制程之后光刻技術(shù)的主要尺寸要求。IRDS據(jù)此給出了潛在的光刻解決方案選擇，以及將面臨的關(guān)鍵挑戰(zhàn)。 ?

幾項(xiàng)光刻技術(shù)和面臨的挑戰(zhàn)

? 隨著5nm工藝芯片進(jìn)入批量生產(chǎn)，科研機(jī)構(gòu)將傾向于研發(fā)下一代光刻技術(shù)，包括多電子束直寫***（MEB）、納米壓印技術(shù)（NIL）以及定向自組裝技術(shù)（DSA）。其中，MEB被廣泛應(yīng)用于掩膜的制造，分辨率可達(dá)到2nm，未來將被用于在晶圓上直接刻畫圖形而不借助掩膜版。NIL分辨率極高可達(dá)2nm，用于制造特殊圖形的模具、壓印特殊圖形。DSA則利用兩種聚合物材料的定向生長進(jìn)行加工，對于材料的控制要求高，生長缺陷大，目前還不能真正用于生產(chǎn)，但可兼顧高分辨率極高的加工速度需求。 ?

納米壓印

? 其分辨率只與模版圖案的尺寸有關(guān)，而不受光學(xué)光刻的最短曝光波長的物理限制。納米壓印有望用于制造例如閃存等成本敏感、可容錯(cuò)（defect-tolerant）的產(chǎn)品。該技術(shù)無需投影光學(xué)，但挑戰(zhàn)包括缺陷和套準(zhǔn)等。 ? DSA（定向自組裝） ? 可以通過BCP（block co-polymer）實(shí)現(xiàn)間距致密化的目標(biāo)，有望用于半導(dǎo)體量產(chǎn)。缺陷和設(shè)計(jì)是現(xiàn)階段主要挑戰(zhàn)。大約十年前，或許雙重成像（double patterning）要比DSA要好一些，但是如今DSA具備更長遠(yuǎn)的發(fā)展?jié)摿Α??

對LER/LWR(邊緣粗糙度/線寬粗糙度)的要求已經(jīng)來到分子水平，以至于到2022年，噪點(diǎn)將是一個(gè)關(guān)鍵挑戰(zhàn)，對成像圖案的質(zhì)量影響非常大，進(jìn)而會(huì)影響芯片的電氣性能。化學(xué)和光的隨機(jī)性會(huì)在已成像的光刻膠中產(chǎn)生噪點(diǎn)。下圖中紅點(diǎn)顯示曝光后和烘烤前產(chǎn)生的個(gè)別酸。 ? 在EUV中，光子撞擊光刻膠發(fā)生反應(yīng)且這一動(dòng)作重復(fù)多次，這些過程充滿不可預(yù)測性和隨機(jī)性，可能會(huì)產(chǎn)生新的反應(yīng)，也就是說EUV光刻工藝容易出現(xiàn)所謂的隨機(jī)性，是具有隨機(jī)變量的事件，這些變化被統(tǒng)稱為隨機(jī)效應(yīng)。隨機(jī)效應(yīng)有時(shí)會(huì)導(dǎo)致芯片中出現(xiàn)不必要的接觸缺陷或有粗糙度的圖案，兩者都會(huì)影響芯片的性能，甚至導(dǎo)致設(shè)備出現(xiàn)故障。在過去的幾年中，這些問題在傳統(tǒng)的光刻技術(shù)中基本被忽略了。但對于EUV而言，隨機(jī)效應(yīng)成為主要問題之一，越高級的節(jié)點(diǎn)，隨機(jī)效應(yīng)越嚴(yán)重。 ?

由于成像噪點(diǎn)的原因，不得不降低光刻膠的劑量，但是較低的劑量也意味著更少的光子，以及更高的隨機(jī)概率。預(yù)計(jì)在未來兩年內(nèi)吞吐量將下降2.5倍。下圖顯示了光刻膠劑量和最小通孔直徑之間的關(guān)系。 ? 其他挑戰(zhàn)，包括套準(zhǔn)；可用的EUV掩膜防護(hù)罩需要在對比度、結(jié)構(gòu)等方面繼續(xù)改進(jìn)；更小的臨界尺寸和3D結(jié)構(gòu)要求在薄膜沉積和刻蝕工藝進(jìn)一步改善；更多的層數(shù)和工藝步驟對成本和良率帶來的挑戰(zhàn)等。 ? ?

總結(jié)和建議

? 在十年內(nèi)，預(yù)計(jì)晶體管尺寸將繼續(xù)縮微，尤其是高性能邏輯器件將繼續(xù)推動(dòng)這一趨勢。從長期來看，器件堆疊工藝將能夠提供更高的性能，而挑戰(zhàn)主要在于良率，工藝產(chǎn)能和成本等方面，當(dāng)前***的分辨率能力足以滿足預(yù)計(jì)的需求。光刻工藝中噪點(diǎn)和缺陷是亟需解決的關(guān)鍵挑戰(zhàn)，而摩爾定律也將在未來一段時(shí)間內(nèi)繼續(xù)發(fā)揮作用。 ? Mark Neisser對中國半導(dǎo)體產(chǎn)業(yè)也提出了幾點(diǎn)建議。他指出，首先，需要以解決客戶問題的方式進(jìn)行創(chuàng)新。作為中國半導(dǎo)體制造商客戶的中國公司，很多好的創(chuàng)新都是由客戶需求驅(qū)動(dòng)的，因此，并非所有這些創(chuàng)新都是遵循路線圖的。例如，格芯近幾年已經(jīng)放棄了追逐路線圖的嘗試，現(xiàn)在也依然發(fā)展的很好。該公司通過SoI等其他途徑來解決客戶的芯片需求，而不僅僅是嘗試模仿或跟隨其他公司的腳步。因此，如果能夠創(chuàng)造自己的專長，也能在技術(shù)貿(mào)易等領(lǐng)域處于更有利的地位，并以創(chuàng)新推動(dòng)行業(yè)前進(jìn)。此外，他還強(qiáng)調(diào)，要重視半導(dǎo)體領(lǐng)域的基礎(chǔ)研究，從研究到出成果，開發(fā)以及制造之間，有5到10年的時(shí)間差，基礎(chǔ)研究是長期而又非常必要的工作。

編輯：黃飛

?