英特爾聯(lián)合創(chuàng)始人戈登摩爾早在 1965 年就描述了一個被稱為摩爾定律（Moore’s Law）的“加速變化”的例子。

簡而言之，這是“觀察到的高密度集成電路中的晶體管數(shù)量大約每兩年翻一番”。盡管某些產(chǎn)品類別的增長率已經(jīng)放緩，但集成電路行業(yè)衡量其技術性能和進步的主要標準仍然是摩爾定律。

前不久，IC Insights 發(fā)布了 2020 年版的《McClean 報告》，對于 IC 產(chǎn)業(yè)在過去的 50 年中，DRAM，閃存，微處理器和圖形處理器如何跟蹤 Moore 預測的曲線（圖 1）。

圖源：IC Insights

在過去的 10 到 15 年中，諸如功耗和與微縮限制相關的挑戰(zhàn)等因素已經(jīng)影響了某些 IC 產(chǎn)品的晶體管增長率。例如，在 2000 年代初期，DRAM 晶體管的數(shù)量以每年約 45％的平均速度增長，但在 2016 年出現(xiàn)的 16Gb 代次中，其速度下降到約 20％。一年前，三星開始批量生產(chǎn) 12Gb DRAM 和 8Gb 芯片。JEDEC 仍在最終確定的 DDR5 標準包括單片 24Gb，32Gb 和 64Gb 設備。

到 2012 年左右，閃存密度的年增長率一直保持在 55%-60％，但此后一直保持在每年 30%-35％。對于傳統(tǒng)的 2D 平面 NAND 閃存，2020 年 1 月可用的單個芯片的最高密度為 128Gb。對于 96 層四級單元（QLC）器件，目前 3D NAND 芯片的最大密度為 1.33Tb。QLC 與新的 96 層技術相結合將使 3D NAND 在 2020 年達到 1.5Tb 密度，而 128 層技術將催生 2Tb 芯片。

截止到 2010 年，英特爾 PC 處理器中的晶體管數(shù)量每年以大約 40％的速度增長，但是在隨后的幾年中，這一比例下降到一半。該公司服務器 MPU 的晶體管數(shù)量增加在 2000 年代中期至后期暫停，但隨后又開始以每年約 25％的速度增長。英特爾在 2017 年停止透露晶體管數(shù)量的詳細信息。

自 2013 年以來，用于 iPhone 和 iPad 的 Apple A 系列應用處理器的晶體管數(shù)量以每年 43％的速度增長。該比率包括 A13 處理器及其最新的 85 億個晶體管，這是最新的指標。預計在 2020 年上半年，蘋果將推出基于新 A13X 處理器的 iPad Pro。

Nvidia 的高端 GPU 的晶體管數(shù)量非常多。與微處理器不同，GPU 及其高度并行的結構不包含大量的緩存。Nvidia 的一些最新 GPU 是專門為 AI 和機器學習設計的神經(jīng)網(wǎng)絡處理單元（NPU）。

永遠不能低估 IC 行業(yè)創(chuàng)新突破技術障礙的強大動力，但是關于 IC 設計和制造的方式正在發(fā)生一些非常戲劇性的變化。盡管阻礙下一代發(fā)展的某些障礙看起來像是高墻，而不是一般的障礙，但摩爾定律仍然在整個集成電路行業(yè)中占有一席之地。