負載諧振頻率 - 晶振與晶體的參數詳細介紹
4.12 負載諧振頻率(FL)
指在規定條件下,晶體元件與一負載電容串聯或并聯,其組合阻抗呈現為電阻性時兩個頻率中的一個頻率。在串聯負載電容時,FL是兩個頻率中較低的那個頻率;在并聯負載電容時,FL則是其中較高的那個頻率。對于某一給定的負載電容值(CL),就實際效果,這兩個頻率是相同的;而且
這一頻率是晶體的絕大多數應用時,在電路中所表現的實際頻率,也是制造廠商為滿足用戶對產品符合標稱頻率要求的測試指標參數。
4.13 品質因數(Q)
品質因數又稱機械Q值,它是反映諧振器性能好壞的重要參數,它與L1和C1有如下關系:
Q=wL1/R1=1/wR1C1
如上式,R1越大,Q值越低,功率耗散越大,而且還會導致頻率不穩定。反之Q值越高,頻率越穩定。
4.14 激勵電平(Level of drive)
是一種用耗散功率表示的,施加于晶體元件的激勵條件的量度。所有晶體元件的頻率和電阻都在一定程度上隨激勵電平的變化而變化,這稱為激勵電平相關性(DLD),因此訂貨規范中的激勵電平須是晶體實際應用電路中的激勵電平。正因為晶體元件固有的激勵電平相關性的特性,用戶在振蕩電路設計和晶體使用時,必須注意和保證不出現激勵電平過低而起振不良或過度激勵頻率異常的現象。
4.15 激勵電平相關性(DLD)
由于壓電效應,激勵電平強迫諧振子產生機械振蕩,在這個過程中,加速度功轉化為動能和彈性能,功耗轉化為熱。后者的轉換是由于石英諧振子的內部和外部的摩擦所造成的。
摩擦損耗與振動質點的速度有關,當震蕩不再是線性的,或當石英振子內部或其表面及安裝點的拉伸或應變、位移或加速度達到臨界時,摩擦損耗將增加。因而引起頻率和電阻的變化。
加工過程中造成DLD不良的主要原因如下,其結果可能是不能起振:
1) 諧振子表面存在微粒污染。主要產生原因為生產環境不潔凈或非法接觸晶片表面;
2) 諧振子的機械損傷。主要產生原因為研磨過程中產生的劃痕。
3) 電極中存在微粒或銀球。主要產生原因為真空室不潔凈和鍍膜速率不合適。
4) 裝架是電極接觸不良;
5) 支架、電極和石英片之間存在機械應力。
4.16 DLD2(單位:歐姆)
不同激勵電平下的負載諧振電阻的最大值與最小值之間的差值。(如:從0.1uw~200uw,總共20步)。
4.17 RLD2(單位:歐姆)
不同激勵電平下的負載諧振電阻的平均值《與諧振電阻Rr的值比較接近,但要大一些》。(如:從0.1uw~200uw,總共20步)。
4.18 寄生響應
所有晶體元件除了主響應(需要的頻率)之外,還有其它的頻率響應。減弱寄生響應的辦法是改變晶片的幾何尺寸、電極,以及晶片加工工藝,但是同時會改變晶體的動、靜態參數。
寄生響應的測量
1) SPDB 用DB表示Fr的幅度與最大寄生幅度的差值;
2) SPUR 在最大寄生處的電阻;
3) SPFR 最小電阻寄生與諧振頻率的距離,用Hz或ppm表示。
5. 晶體振蕩器的分類
5.1 Package石英振蕩器(SPXO)
不施以溫度控制及溫度補償的石英振蕩器。頻率溫度特性依靠石英振蕩晶體本身的穩定性。
5.2 溫度補償石英振蕩器(TCXO)
附加溫度補償回路,減少其頻率因周圍溫度變動而變化之石英振蕩器。
5.3 電壓控制石英振蕩器(VCXO)
控制外來的電壓,使輸出頻率能夠變化或調變的石英振蕩器。
5.4 恒溫槽式石英振蕩器(OCXO)
以恒溫槽保持石英振蕩器或石英振蕩晶體在一定溫度,控制其輸出頻率在周圍溫度下也能保持極小變化量之石英振蕩器。
除了以上四種振蕩器外,隨著PLL、Digital、Memory技術的應用,其他功能的多元化石英振蕩器也快速增加。
- 第 1 頁:晶振與晶體的參數詳細介紹
- 第 2 頁:關鍵參數
- 第 3 頁:負載諧振頻率
本文導航
非常好我支持^.^
(18) 100%
不好我反對
(0) 0%
相關閱讀:
- [電子說] 金川蘭新電子半導體封裝新材料生產線項目主體封頂 2023-10-24
- [電子說] 使用半大馬士革工藝流程研究后段器件集成的工藝 2023-10-24
- [電子說] 用VHDL語言創建一個8位算術邏輯單元(ALU) 2023-10-24
- [電子說] ESD介紹及TVS的原理和應用 2023-10-24
- [電子說] 怎樣延長半導體元器件的壽命呢? 2023-10-24
- [電子說] 瑞能半導體:碳化硅助力加速新能源汽車行業發展 2023-10-24
- [電子說] 氮化鎵充電器如何變得更快更強 2023-10-24
- [制造/封裝] Transphorm 最新技術白皮書: 常閉耗盡型 (D-Mode)與增強型 (E-Mode) 氮化鎵晶體管的 2023-10-24
( 發表人:方泓翔 )