計算機組成原理復習資料

第一章概論
CPU：中央處理器，是計算機的核心部件，由運算器和控制器構(gòu)成。
運算器：計算機中完成運算功能的部件，由ALU和寄存器構(gòu)成。
總線：計算機中連接功能單元的公共線路，是一束信號線的集合。
主機：由CPU、存儲器與IO接口合在一起構(gòu)成的處理系統(tǒng)稱為主機。
接口：是主機與外設之間傳遞數(shù)據(jù)與控制信息的電路，是主機與外設的橋梁。
匯編語言：采用文字方式（助記符）表示的程序設計語言。
字長：一個數(shù)據(jù)字包含的位數(shù)，一般為8位、16位、32位和64位等。
兼容：計算機部件的通用性。
運算器的功能：完成算術(shù)邏輯運算，由ALU和若干寄存器組成。其中ALU負責執(zhí)行各種數(shù)據(jù)運算操作，寄存器用于暫時存放參與運算的數(shù)據(jù)以及保存運算狀態(tài)。
控制器的功能：從內(nèi)存中取出指令，對其進行譯碼，產(chǎn)生相應的時序控制信號，控制其它器件工作。
第二章數(shù)據(jù)編碼和數(shù)據(jù)運算
數(shù)據(jù)：定點數(shù)據(jù)、浮點數(shù)據(jù)、圖形數(shù)據(jù)、文字數(shù)據(jù)。
原碼：用一個符號位表示數(shù)據(jù)的正負，0代表正號，1代表負號，其余的代碼表示數(shù)據(jù)的絕對值。
補碼：用最高位表示符號，其余各位代碼給出數(shù)值按2取模的結(jié)果。
階碼：浮點數(shù)編碼中，表示小數(shù)點的位置的代碼。
上溢：指數(shù)據(jù)的絕對值太大，以至大于數(shù)據(jù)編碼所能表示的數(shù)據(jù)范圍。
海明距離：在信息編碼中，兩個合法代碼對應位上編碼不同的位數(shù)。
馮諾依曼舍入法：浮點數(shù)據(jù)的一種舍入方法，在截去多余位時，將剩下數(shù)據(jù)的最低位置1。
桶形移位器：一種移位電路，具有移2位、移4位和移8位等功能。
規(guī)格化數(shù)：浮點數(shù)編碼中，為使浮點數(shù)具有唯一的表示方式所作的規(guī)定，規(guī)定尾數(shù)部分用純小數(shù)形式給出，而且尾數(shù)的絕對值應大于1/R，即小數(shù)點后的第一位不為零。
機器零：浮點數(shù)編碼中，階碼和尾數(shù)為全0時代表的0值。
為什么用二進制：容易用數(shù)據(jù)電路表示，數(shù)據(jù)運算和存儲方式簡單，是高效的數(shù)據(jù)表示方式。
如何區(qū)分ASCII代碼和漢字編碼：ASCII代碼是7位的代碼，在存儲時可以在它前面增加一位形成8位的代碼，增加的位用0表示是ASCII碼，1表示是漢字編碼。
采用雙符號位檢測溢出的方法：在運算時，兩個符號位同時參加運算，結(jié)果中如果兩個符號位不同，則表示產(chǎn)生了溢出。若符號為01，則表示運算結(jié)果大于允許取值范圍的最大正數(shù)，稱為正溢出；若符號位為10，則表示運算結(jié)果是負數(shù)，其值小于允許取值范圍的最小負數(shù)，稱為負溢出。兩個符號位的最高位仍為正確的符號。
十進制加法器的原理：它是利用二進制定點運算器，將兩個BCD碼相加后判斷是否大于9，若是，則做十進制調(diào)整（即加6），否則直接輸出。
浮點數(shù)規(guī)格化的目的和方法：目的是使浮點數(shù)尾數(shù)的最高數(shù)值位為有效數(shù)位。當尾數(shù)用補碼表示時符號位與小數(shù)點后第一位不相等則已為規(guī)格化數(shù)據(jù)，否則是非規(guī)格化數(shù)據(jù)。通過規(guī)格化，可以保證運算數(shù)據(jù)的精度。規(guī)格化中通常采用向左規(guī)格化，即尾數(shù)每左移一位，階碼減1，直至規(guī)格化完成。
第三章存儲系統(tǒng)
SRAM：靜態(tài)半導體存儲器，可隨機讀寫，其存儲的數(shù)據(jù)表示為晶體三極管構(gòu)成的雙穩(wěn)態(tài)電路的電
平，存儲數(shù)據(jù)穩(wěn)定，不需刷新。
DRAM：動態(tài)半導體存儲器，它利用電容存儲電荷的特性來存儲數(shù)據(jù)，可以提高存儲器芯片的存儲
容量，但必須不斷地刷新每個存儲單元中存儲的信息。
快閃存儲器：它屬于電可擦寫可編程只讀存儲器。其存儲單元結(jié)構(gòu)與EEPROM類似，只是存儲單元
的氧化層較薄，且有更好的電可擦性能。
多體交*存儲器：由多個相互獨立、容量相同的存儲體構(gòu)成，每個存儲體都有各自的讀寫電路、
地址寄存器和數(shù)據(jù)寄存器，各自以等同的方式與CPU傳遞信息。CPU可以在一個存儲周期內(nèi)連續(xù)訪
問多個存儲體。
相聯(lián)存儲器：一種按內(nèi)容訪問的存儲器，，每個存儲單元有匹配電路，可用于cache中查找數(shù)據(jù)。
固件：固化在硬件中（如寫入ROM）的固定不變的常用軟件。
EDO DRAM：增強數(shù)據(jù)輸出動態(tài)隨機訪問存儲器，采用快速頁面訪問模式，并增加了一個數(shù)據(jù)鎖存
器以提高數(shù)據(jù)傳輸速率。
存儲芯片由存儲體、讀寫電路、地址譯碼和控制電路等組成。
存儲芯片并聯(lián)的目的是為了位擴展，串聯(lián)的目的是為了字節(jié)單元擴展。
訪問存儲器的速度指標：訪問時間、訪問周期、帶寬。
訪存局部性規(guī)律：程序?qū)Υ鎯臻g的90%的訪問局限于存儲空間的10%的區(qū)域中，而另外10%的訪問
則分布在存儲空間的其余90%的區(qū)域中。
地址映射：采用虛擬存儲技術(shù)執(zhí)行程序時，必須把邏輯地址映射到主存儲器的物理地址空間上，
稱為地址映射。
存儲器周期：從一次啟動存儲器操作到操作完成后可啟動下一次操作的時間。
帶寬：存儲器在連續(xù)訪問時的數(shù)據(jù)吞吐速率。
訪問? http://www.csai.cn? 從啟動訪問存儲器的操作到操作完成的時間。
命中：訪問主存的數(shù)據(jù)或代碼存在于cache中的情形稱為命中。
主存與CACHE之間的映象方式：有直接映象、全相聯(lián)印象、組相聯(lián)印象三種。直接映象是指主存儲
器中的每個塊只能夠映象到CACHE中唯一一個指定塊的地址映象方式。全相聯(lián)映象是指每個主存塊
都能夠映象到任一CACHE塊的地址映象方式。組相聯(lián)印象是直接映象和全相聯(lián)映象兩種方式的結(jié)
合，它將存儲空間分成若干組，在組間直接映象方式，而在組內(nèi)使用全相聯(lián)印象方式。
CACHE的替換策略：隨機法是用一個隨機數(shù)產(chǎn)生器產(chǎn)生一個隨機的替換塊號；先進先出法是替換最
早調(diào)入的存儲單元；近期最少用法替換近期最少使用的存儲　。
CACHE的更新策略：寫操作CACHE命中時，CACHE更新策略有兩種：①寫直達法：將內(nèi)容同時寫入
CACHE和主存。②寫回法：將內(nèi)容只寫入CACHE，當CACHE數(shù)據(jù)被替換出去才寫回主存。寫操作
CACHE不命中時，更新策略有兩種：①按寫分配法：當CACHE不命中時將該地址對應的塊從主存調(diào)
入CACHE。②當CACHE不命中時將該地址對應的塊不從主存調(diào)入CACHE。
虛擬存儲器的管理方式：頁式虛擬存儲器是把虛擬存儲空間和實際存儲空間等分成固定容量的
頁，各虛擬頁可裝入中不同的實際頁面位置；段式虛擬存儲器是將主存按段分配，段長度不固
定，由OS為程序分配各段；段頁式是前兩種的結(jié)合，它將存儲空間按邏輯模塊分段再分成若干頁
通過段表和頁表進行訪存。
頁表的作用：是反映邏輯頁號和物理頁號的對應關(guān)系，用于實現(xiàn)虛實地址的變換。頁表由與邏輯
頁相同數(shù)量的表單元構(gòu)成，每個單元包含有裝入位和物理頁號。裝入位表示相應的邏輯頁是否在
主存中，若在則物理頁號表示在哪一個物理頁中。
提高存儲器工作速度：①芯片技術(shù)：快速頁式動態(tài)存儲器（FPM DRAM）、同步型動態(tài)存儲器
SDRAM、相聯(lián)存儲器；②結(jié)構(gòu)技術(shù)：增加存儲器的數(shù)據(jù)寬度、采用多體交*存儲器。
第四章指令系統(tǒng)
指令：是計算機硬件能夠識別并直接執(zhí)行的操作命令，又稱機器指令。
操作碼：指令中指定操作類型的代碼。
地址碼：指令中指定操作數(shù)的字段。
助記符：用一些比較容易記憶的文字符號來表示指令中的代碼和操作數(shù)。
堆棧：是一種按LIFO順序進行訪問的存儲區(qū)。
尋址方式：隱含尋址、立即數(shù)尋址、寄存器尋址、直接尋址、寄存器間接尋址、存儲器間接尋
址、相對尋址、變址和基址尋址、復合尋址方式。
指令系統(tǒng)：計算機中各種指令的集合，或指令集。
指令類型：數(shù)據(jù)傳送、算術(shù)運算、邏輯運算、程序流控、IO操作、堆棧操作、字符串處理、系統(tǒng)
指令。
RISC的特點：優(yōu)點：RISC技術(shù)簡化了指令系統(tǒng)，以寄存器－寄存器方式工作，采用流水方式，從
而可在一個時鐘周期內(nèi)執(zhí)行完畢，使用較多的寄存器以減少訪存，絕大部分指令采用組合電路實
現(xiàn)。缺點：指令功能簡單使得程序代碼較長，占用了較多的存儲器空間。
轉(zhuǎn)子指令行過程：①將下一條指令的地址（PC的值）存放在一個臨時存儲位置，以便于子程序返
回時取出這個地址，繼續(xù)執(zhí)行下一條指令；②將子程序的起始地址裝入PC中，這樣取指令時將讀
取子程序中的指令。子程序的最后一條指令一般是一條返回指令，它將存放在臨時存儲位置的指
令地址取出，放回PC，這樣程序就返回原程序了。
基址與變址的區(qū)別：基址尋址用于程序定位，一般由硬件或OS完成。而變址尋址是面向用戶的，
用于對一級數(shù)據(jù)進行訪問等。
相對尋址的特點：操作數(shù)的地址是程序計數(shù)器PC的值加上偏移量形成的，是一種特殊的變址尋址
方式，偏移量用補碼表示，可正可負。相對尋址可用較短的地址碼訪問內(nèi)存。
第五章控制器
CPU的基本功能：指令控制；操作控制；數(shù)據(jù)運算；異常處理和中斷處理。
控制器的功能：從內(nèi)存中取指令，并計算下一條指令在內(nèi)存中的地址；對指令進行譯碼，產(chǎn)生相
應的操作控制信號；控制指令執(zhí)行的步驟和數(shù)據(jù)流動的方向。
CPU寄存器類型：指令寄存器IR；程序計數(shù)器PC；數(shù)據(jù)寄存器DR；地址寄存器AR；狀態(tài)寄存器SR。
硬件連線方式：是用一個時序電路產(chǎn)生時間控制信號，采用組合邏輯電路實現(xiàn)各種控制功能。
微程序方式：采用存儲邏輯實現(xiàn)，即用一個存儲在ROM中的微程序產(chǎn)生控制信號。
指令周期：從一條指令的啟動到下一條指令的啟動的間隔時間。
機器周期：是指令執(zhí)行中每一步操作所需要的時間。
時鐘周期：是計算機主頻的周期。
單總線運算指令周期的執(zhí)行過程：①送指令地址；②計算下一條指令的地址；③讀入指令；④把
一個源操作數(shù)寄存器中的數(shù)據(jù)送到運算器中；⑤把另一個源操作數(shù)寄存器中的數(shù)據(jù)送到運算器；
⑥把結(jié)果送到指令指定的寄存器。
條件轉(zhuǎn)移指令的三種安排方法：條件碼方法；條件寄存器方法；比較與轉(zhuǎn)移方法。
轉(zhuǎn)移指令的執(zhí)行過程：①取指令；②指令譯碼；③計算地址。
組合電路的硬連線控制器的構(gòu)成：時鐘源、環(huán)形脈沖發(fā)生器、控制信號的編碼/譯碼邏輯電路。
微程序控制器的構(gòu)成：控制存儲器、微指令寄存器μIR、微地址寄存器μAR、地址轉(zhuǎn)移邏輯等。
微程序：存儲在控制存儲器中的完成指令功能的程序，由微指令組成。
微指令：控制器存儲的控制代碼，分為操作控制部分和順序控制部分。
微地址：微指令在控制存儲器中的存儲地址。
相容性微操作：在同時或同一個CPU周期內(nèi)可以并行執(zhí)行的微操作。
相斥性微操作：不能在同時或不能在同一個CPU周期內(nèi)并行執(zhí)行的微操作。
微指令的編碼方法：直接表示法；編碼表示法；混合表示法。
產(chǎn)生后繼微地址的方式：計數(shù)器方式；斷定方式；結(jié)合方式。
水平型微指令：一次能定義并執(zhí)行多個并行操作控制信號的微指令。
垂直型微指令：采用微操作碼編碼法，由微操作碼規(guī)定微指令的功能。包括微操作碼、源部件
號、目標部件號、下一微指令地址。
指令傳真：是一種獲得機器軟件兼容的方法，是使得已有的軟件能夠在新型的計算機中繼續(xù)運
行。
指令模擬：在一種計算機上用軟件來解釋另一種計算機的指令。
微程序控制器的特點：與硬連線控制器比較，具有規(guī)整性，可維護性的優(yōu)點，是一種用軟件設計
方法來設計硬件的技術(shù)，可實現(xiàn)復雜指令的操作控制，且極其靈活性，可方便地嗇和修改指令。
第六章系統(tǒng)總線
總線：一組可由多個部件分時共享的信息傳輸線。
總線的物理特性包括：物理連接方式、連線的類型、連線的數(shù)量、接插件的形狀尺寸、引腳線的
排列方式。
總線的功能特性包括：功能層次、資源類型、信息傳遞類型、信息傳遞方式和控制方式。
總線的電氣特性包括：信號傳遞方向、信號的時序特征、電平特征。
總線電平信號的表示方式：單端方式，用一條信號線和一條公共接地線來傳遞信號。高電平表示
1，低電平表示0。差分方式采用兩條信號線互補傳輸信號，即兩條線都傳輸信號，但兩條線上的
信號是電平相反的。差分方式具有抗干擾能力強的特點，可提高數(shù)據(jù)傳輸速度或增加總線的長
度。
傳輸方式：串行、并行、復合、消息。
串行傳輸：數(shù)據(jù)的傳輸在一條線路上按位進行。
并行傳輸：所有的數(shù)據(jù)位同時傳輸。
復合傳輸：是一種總線復用的傳輸方式，它使不同的信號在同一條信號線上傳輸。
消息傳輸：是將總線需要傳送的數(shù)據(jù)信息、地址信息和控制信息等組成一個固定的數(shù)據(jù)結(jié)構(gòu)以猝
發(fā)方式進行傳輸。
碼元：攜帶數(shù)據(jù)信息的信號單元。
波特率：每秒鐘通過信道傳輸?shù)拇a元數(shù)。
比特率：每秒鐘通過信道傳輸?shù)男畔⒘俊?br>猝發(fā)式數(shù)據(jù)傳輸：在一個總線周期傳輸存儲地址連續(xù)的多個數(shù)據(jù)字。
總線協(xié)議：規(guī)定了實現(xiàn)總線數(shù)據(jù)傳輸?shù)亩〞r規(guī)則。
同步通信：所有的設備都從一個公共的時鐘信號中獲得定時信息。
異步通信：使用一個在CPU和設備之間的“握手”信號，去除了公共的時鐘信號，從而使得操作變
成異步的。非互鎖、半互鎖、全互鎖。
主設備：獲得總線控制權(quán)的設備。
從設備：被主設備訪問的設備。
總線事務：從請求總線到完成總線使用的操作序列。
總線訪問延遲：是主設備為獲得總線控制權(quán)而等待的時間。
總線周期：是主設備占用總線的時間。
總線裁決方式：決定總線由哪個設備進行控制的方式。
集中式控制將總線的控制功能用一個專門的部件實現(xiàn)，這個部件可以位于連接在總線的某個設備
上。鏈式查詢、計數(shù)器定時查詢、獨立請求方式。
菊花鏈方式： 各申請總線的設備合用一條總線作為請求信號線，而總線控制設備的響應信號線
則串接在各設備間。
獨立請求方式：集中式總線裁決方式之一，每一個設備都有一個獨立的總線請求信送到總線控制
器，控制器也給各設備分別發(fā)送一個總線響應信號。
計數(shù)器定時查詢方式：集中式總線裁決方式之一，設備要求使用總線時通過一條公用請求線發(fā)
出，總線控制器按計數(shù)器的值對各設備進行查詢。
總線接口：是總線設備與總線的連接界面。
系統(tǒng)總線接口：是CPU、內(nèi)存、外圍設備之間的連接的邏輯部件。
系統(tǒng)總線接口的基本功能：控制；數(shù)據(jù)緩存；狀態(tài)設置；數(shù)據(jù)轉(zhuǎn)換；整理；程序中斷。
串行數(shù)據(jù)位格式：起始位、數(shù)據(jù)位、檢驗位、結(jié)束位、空閑位。
指定位? http://www.csai.cn? 指定一個二進制位在傳輸線上占用的時間長度，它是由同步脈沖來體現(xiàn)的。
通用異步接收/發(fā)送器UART：由接收器、發(fā)送器、控制電路、狀態(tài)寄存器組成。
并行總線接口包括：系統(tǒng)時鐘驅(qū)動器、電壓控制模塊、總線主設備、總線從設備、總線請求部
件、中斷處理部件、總線仲裁器、中斷部件。
UART中出錯標志：1奇偶錯誤，表示在接收時收到的每一個字符的1的個數(shù)不符合要求。2幀錯誤，
表示接收到的字符格式不符合規(guī)定。3溢出錯誤，表示緩沖寄存器已經(jīng)滿了不能接收新的數(shù)據(jù)，到
達的數(shù)據(jù)將丟失。
UART工作過程：接收時，由串行輸入端來的串行數(shù)據(jù)先進行移位寄存器，然后并行地輸入到緩沖
寄存器，從而將并行數(shù)據(jù)由數(shù)據(jù)總線傳輸?shù)紺PU；發(fā)送時，CPU的數(shù)據(jù)先送到發(fā)送器的緩沖寄存
器，然后送到移位寄存器，由串行輸出端一位一位地串行輸出。在工作時，接收器部分始終監(jiān)視
著串行輸入端線，當發(fā)現(xiàn)一個起始位時，就開始了一個新字符的接收過程。
提高總線速度的措施：從物理層次：1增加總線寬度；2增加傳輸?shù)臄?shù)據(jù)長度；3縮短總線長度；4
降低信號電平；5采用差分信號；6采用多條總線。從邏輯層次：1簡化總線傳輸協(xié)議；2采用總線
復用技術(shù)；3采用消息傳輸協(xié)議。
PCI總線的層次：局部總線、PCI總線、IO總線。
PCI定義了三個物理地址空間：內(nèi)存地址空間、IO地址空間、配置地址空間。
第7章外圍設備
磁盤訪問? http://www.csai.cn? 指從發(fā)出讀寫命令，磁頭從某一起始位置移動到新的記錄位置，到開始從盤片讀
出或?qū)懭胄畔⑺ǖ臅r間。＝尋道時間+旋轉(zhuǎn)延遲+控制延遲+數(shù)據(jù)傳輸時間。
尋道? http://www.csai.cn? 是將磁頭定位到所要求的磁道上所需的時間。
旋轉(zhuǎn)延遲：是找道完成后到磁道上需要訪問的信息到達磁頭的時間。
平均旋轉(zhuǎn)延遲：是磁盤旋轉(zhuǎn)半周的時間，也稱磁盤的尋址時間。
數(shù)據(jù)傳輸時間取決于讀扇區(qū)數(shù)據(jù)時間和傳輸數(shù)據(jù)時間，等于兩者的最大值。
磁盤數(shù)據(jù)傳輸率＝轉(zhuǎn)速/秒 ＊　每道容量
第8章輸入輸出系統(tǒng)
外設尋址方法：統(tǒng)一編址法、單獨編址法。
統(tǒng)一編址法：將IO設備中的控制寄存器、數(shù)據(jù)寄存器、狀態(tài)寄存器和內(nèi)存單元聯(lián)合在一起編排地
址。
單獨編址法：采用專門的控制信號進行IO操作，內(nèi)存的地址空間和IO設備的地址空間是分開的，
需要使用專門的IO指令。
外設的定時方式：異步應答方式、同步定時方式。
數(shù)據(jù)傳送方式：程序控制方式（程序查詢和中斷方式）、DMA方式、通道方式。
程序查詢方式的操作過程：輸入：1CPU把一個地址值放在地址總線上，選擇某一輸入設備；2CPU
等待輸入設備的數(shù)據(jù)成為有效；3CPU從數(shù)據(jù)總線輸入數(shù)據(jù)，放在寄存器中。輸出：1CPU把一個地
址值放在地址總線上，選擇某一輸出設備；2CPU把數(shù)據(jù)放在數(shù)據(jù)總線上；3輸出設備認為數(shù)據(jù)有
效，將數(shù)據(jù)取走。
中斷請求信號：由外設發(fā)出的信號。
中斷：是一種在發(fā)生了一個外部的事件時調(diào)用相應的處理程序的過程，這個過程中包括了程序的
返回。
中斷響應過程：1關(guān)中斷；2保存現(xiàn)場信息；3識別發(fā)出中斷的設備，判別中斷條件，以確定中斷服
務程序的入口地址；4執(zhí)行中斷服務程序；5從中斷服務程序返回；6開中斷，繼續(xù)執(zhí)行原程序。
中斷向量：由發(fā)出中斷請求的設備通過輸入輸出總線主動向CPU發(fā)出一個識別代碼。
中斷裁決機制：輪詢、菊花鏈、獨立請求。
單重中斷方式：CPU在處理一個中斷時禁止其它中斷的方式。
多重中斷方式：CPU在處理一個中斷期間允許被其它中斷打斷。
多重中斷系統(tǒng)中，CPU響應的步驟：1關(guān)中斷；2保存現(xiàn)場信息；3判別中斷條件，確定中斷源；4開
中斷；5執(zhí)行中斷服務程序；6關(guān)中斷；7恢復現(xiàn)場信息，包括PC的值；8開中斷，繼續(xù)執(zhí)行原程
序。
中斷方式的接口控制器功能：能向CPU發(fā)出中斷請求信號；能實現(xiàn)CPU對中斷請求允許或禁止的控
制；能使中斷請求參加優(yōu)先級排隊；能發(fā)出中斷向量提供引導CPU在響應中斷請求后轉(zhuǎn)入相應服務
程序的地址。
內(nèi)部中斷：是由CPU的某種內(nèi)部因素引起的，稱為自陷。
外部中斷：是由中斷信號引起的中斷。
軟件中斷：由自陷指令引起的中斷，用于調(diào)用OS服務程序。
中斷源分析：是根據(jù)不同的中斷請求生成不同的中斷向量或中斷程序入口地址，使中斷的處理交
由系統(tǒng)中斷服務軟件進行進一步的處理。
DMA方式：直接依*硬件實現(xiàn)主存與外設之間的數(shù)據(jù)直接傳輸，傳輸過程本身不需CPU程序干預。
DMA傳輸過程：傳輸前預處理、數(shù)據(jù)傳輸、傳送后處理。
DMA預處理：由CPU執(zhí)行幾條IO指令，測試設備狀態(tài)，向DMA控制器的設備地址寄存器中送入設備號
并啟動設備，同時向內(nèi)存地址計數(shù)器中送入起始地址，向字節(jié)計數(shù)器中送入交換的數(shù)據(jù)個數(shù)。
DMA后處理：傳輸完成后向CPU發(fā)出中斷請求，一旦DMA的中斷請求得到響應，CPU停止主程序的執(zhí)
行，轉(zhuǎn)去執(zhí)行中斷服務程序，做一些DMA的結(jié)束工作，包括校驗送入傳輸?shù)臄?shù)據(jù)、繼續(xù)用DMA傳輸
或停止DMA工作。
DMA數(shù)據(jù)傳輸?shù)幕静僮鳎?從外圍設備發(fā)出IO請求；2CPU響應請求，DMA控制器從CPU接管總線控
制；3由DMA控制器對內(nèi)存尋址，并執(zhí)行數(shù)據(jù)傳輸操作；DMA控制器向CPU報告操作的結(jié)束。
DMA訪問裁決方法：CPU等待DMA的操作、DMA乘存儲器空閑時訪問、CPU與DMA交替訪問存儲器。
DMA組成：地址計數(shù)器、字計數(shù)器、數(shù)據(jù)寄存器、控制邏輯、標志寄存器。
CPU啟動DMA的步驟：1測試設備狀態(tài)；2寫存儲器地址計數(shù)器；3寫字數(shù)計數(shù)器；4啟動DMA控制邏
輯。
通道：是一個具有輸入輸出處理器控制的IO部件。
選擇通道：它與設備之間的傳輸一直維持到設備請求的傳輸完成為止，然后為其它外圍設備傳輸
數(shù)據(jù)。數(shù)據(jù)寬度是可變的，通道中包含一個保存IO數(shù)據(jù)傳輸所需的參數(shù)寄存器。
數(shù)組多路通道：以數(shù)組為單元在若干高速傳輸操作之間進行交*復用。
字節(jié)多路通道：用于連接多個慢速的和中速的設備，這些設備的數(shù)據(jù)傳送以字節(jié)為單位。字節(jié)交
*模式、猝發(fā)模式。
字節(jié)多路通道與數(shù)組多路通道的區(qū)別：首先數(shù)組多路通道允許多個設備同時工作，但只允許一個
設備進行傳輸型操作，而其它設備進行控制型操作；字節(jié)多路通道不僅允許多個設備操作，而且
允許它們同時進行傳輸型操作。其次，數(shù)組多路通道與設備之間的數(shù)據(jù)傳送的基本單位是數(shù)據(jù)
塊，通道必須為一個設備傳送完一個數(shù)據(jù)塊以后才能為別的設備傳送數(shù)據(jù)，而字節(jié)多路通道與設
備之間的數(shù)據(jù)傳送基本單位是字節(jié)，各設備之間的數(shù)據(jù)傳送是以字節(jié)為單位交替進行的。
通道的功能：1接受CPU的IO操作指令，按指令要求控制外圍設備；2從內(nèi)存中讀取通道程序，并執(zhí)
行，即向設備控制器發(fā)送各種命令；3組織和控制數(shù)據(jù)在內(nèi)存與外設之間的傳送操作；4讀取外設
的狀態(tài)信息，形成整個通道的狀態(tài)信息，提供給CPU或保存在內(nèi)存中；5向CPU發(fā)出IO操作中斷請
求，將外圍設備的中斷請求和通道本身的中斷請求按次序報告CPU。
DMA控制方式的特點：優(yōu)點是傳輸速度快，適合于成批數(shù)據(jù)傳送，只在傳送開始和結(jié)束時需要CPU
參與，數(shù)據(jù)傳送過程中無須CPU干預，提高了CPU的效率。