8086引腳圖及功能

　　⑴AD15～AD0（addressdatabus）：地址/數據總線，雙向，三態。

　　這是一組采用分時的方法傳送地址或數據的復用引腳。根據不同時鐘周期的要求，決定當前是傳送要訪問的存儲單元或I/O端口的低16位地址，還是傳送16位數據，或是處于高阻狀態。

　　⑵A19/S6～A16/S3（address/status）：地址/狀態信號，輸出，三態。

　　這是采用分時的方法傳送地址或狀態的復用引腳。其中A19～A16為20位地址總線的高4位地址，S6～S3是狀態信號。S6表示CPU與總線連接的情況，S5指示當前中斷允許標志IF的狀態。S4，S3的代碼組合用來指明當前正在使用的段寄存器。S4，S3的代碼組合及對應段寄存器的情況。

　　⑶BHE（低）/S7（bushighenable/status）：允許總線高8位數據傳送/狀態信號，輸出，三態。

　　為總線高8位數據允許信號，當低電平有效時，表明在高8位數據總線D15～D8上傳送1個字節的數據。S7為設備的狀態信號。

　　⑷RD/（read）：讀信號，輸出，三態，低電平有效。

　　信號低電平有效時，表示CPU正在進行讀存儲器或讀I/O端口的操作。

　　⑸READY（ready）：準備就緒信號，輸入，高電平有效。

　　READY信號用來實現CPU與存儲器或I/O端口之間的時序匹配。當READY信號高電平有效時，表示CPU要訪問的存儲器或I/O端口已經作好了輸入/輸出數據的準備工作，CPU可以進行讀/寫操作。當READY信號為低電平時，則表示存儲器或I/O端口還未準備就緒，CPU需要插入若干個“TW狀態”進行等待。

　　⑹INTR（interruptrequest）：可屏蔽中斷請求信號，輸入，高電平有效。

　　8086CPU在每條指令執行到最后一個時鐘周期時，都要檢測INTR引腳信號。INTR為高電平時，表明有I/O設備向CPU申請中斷，若IF=1，CPU則會響應中斷，停止當前的操作，為申請中斷的I/O設備服務。

　　⑺TEST/（test）：等待測試控制信號，輸入，低電平有效。

　　信號用來支持構成多處理器系統，實現8086CPU與協處理器之間同步協調的功能，只有當CPU執行WAIT指令時才使用。

　　⑻NMI（non-maskableinterrupt）：非屏蔽中斷請求信號，輸入，高電平有效。

　　當NMI引腳上有一個上升沿有效的觸發信號時，表明CPU內部或I/O設備提出了非屏蔽的中斷請求，CPU會在結束當前所執行的指令后，立即響應中斷請求。

　　⑼RESET（reset）：復位信號，輸入，高電平有效。

　　RESET信號有效時，CPU立即結束現行操作，處于復位狀態，初始化所有的內部寄存器。復位后各內部寄存器的狀態，當RESET信號由高電平變為低電平時，CPU從FFFF0H地址開始重新啟動執行程序。

　　⑽CLK（clock）：時鐘信號，輸入。

　　CLK為CPU提供基本的定時脈沖信號。8086CPU一般使用時鐘發生器8284A來產生時鐘信號，時鐘頻率為5MHz～8MHz，占空比為1:3。

　　⑾VCC電源輸入引腳。

　　8086CPU采用單一+5V電源供電。

　　⑿GND：接地引腳。

　　⒀MN/MX/（minimum/maximum）：最小/最大模式輸入控制信號。

　　引腳用來設置8086CPU的工作模式。當為高電平（接+5V）時，CPU工作在最小模式；當為低電平（接地）時，CPU工作在最大模式。

　　CPU工作于最小模式時使用的引腳信號

　　當引腳接高電平時，CPU工作于最小模式。此時，引腳信號24～31的含義及其功能如下。

　　⑴M/IO/（memoryI/Oselect）：存儲器、I/O端口選擇控制信號。

　　信號指明當前CPU是選擇訪問存儲器還是訪問I/O端口。為高電平時，訪問存儲器，表示當前要進行CPU與存儲器之間的數據傳送。為低電平時，訪問I/O端口，表示當前要進行CPU與I/O端口之間的數據傳送。

　　⑵WR/（write）：寫信號，輸出，低電平有效。

　　信號有效時，表明CPU正在執行寫總線周期，同時由信號決定是對存儲器還是對I/O端口執行寫操作。

　　⑶INTA/（interruptacknowledge）：可屏蔽中斷響應信號，輸出，低電平有效。

　　CPU通過信號對外設提出的可屏蔽中斷請求做出響應。為低電平時，表示CPU已經響應外設的中斷請求，即將執行中斷服務程序。

　　⑷ALE（addresslockenable）：地址鎖存允許信號，輸出，高電平有效。

　　CPU利用ALE信號可以把AD15～AD0地址/數據、A19/S6～A16/S3地址/狀態線上的地址信息鎖存在地址鎖存器中。

　　⑸DT/（datatransmitorreceive）：數據發送/接收信號，輸出，三態。

　　DT/信號用來控制數據傳送的方向。DT/為高電平時，CPU發送數據到存儲器或I/O端口；DT/為低電平時，CPU接收來自存儲器或I/O端口的數據。⑹DEN/（dataenable）：數據允許控制信號，輸出，三態，低電平有效。

　　信號用作總線收發器的選通控制信號。當為低電平時，表明CPU進行數據的讀/寫操作。

　　⑺HOLD（busholdrequest）：總線保持請求信號，輸入，高電平有效。

　　在DMA數據傳送方式中，由總線控制器8237A發出一個高電平有效的總線請求信號，通過HOLD引腳輸入到CPU，請求CPU讓出總線控制權。

　　⑻HLDA（holdacknowledge）：總線保持響應信號，輸出，高電平有效。

　　HLDA是與HOLD配合使用的聯絡信號。在HLDA有效期間，HLDA引腳輸出一個高電平有效的響應信號，同時總線將處于浮空狀態，CPU讓出對總線的控制權，將其交付給申請使用總線的8237A控制器使用，總線使用完后，會使HOLD信號變為低電平，CPU又重新獲得對總線的控制權。

　　CPU工作于最大模式時使用的引腳信號

　　當引腳接低電平時，CPU工作于最大模式。此時，引腳信號24～31的含義及其功能如下。

　　⑴S2，S1，S0（statussignals）：總線周期狀態信號，輸出，低電平有效。

　　⑵RQ/，GT/（request/grant）：總線請求允許信號輸入/總線請求允許輸出信號，雙向，低電平有效。

　　該信號用以取代最小模式時的HOLD/HLDA兩個信號的功能，是特意為多處理器系統而設計的。當系統中某一部件要求獲得總線控制權時，就通過此信號線向8086CPU發出總線請求信號，若CPU響應總線請求，就通過同一引腳發回響應信號，允許總線請求，表明8086CPU已放棄對總線的控制權，將總線控制權交給提出總線請求的部件使用。RQ/GT0優先級高于RQ/GT1。

　　⑶LOCK/（lock）總線封鎖信號，輸出，低電平有效。

　　信號有效時，表示此時8086CPU不允許其他總線部件占用總線。

　　⑷QS1，QS0（queuestatus）：指令隊列狀態信號，輸出。

　　QS1和QS0信號的組合可以指示總線接口部件BIU中指令隊列的狀態，以便其他處理器監視、跟蹤指令隊列的狀態。