cpu時(shí)鐘頻率計(jì)算公式_CPU頻率計(jì)算方法詳解
CPU頻率,就是CPU的時(shí)鐘頻率,簡(jiǎn)單說(shuō)是CPU運(yùn)算時(shí)的工作的頻率(1秒內(nèi)發(fā)生的同步脈沖數(shù))的簡(jiǎn)稱(chēng)。單位是Hz,它決定計(jì)算機(jī)的運(yùn)行速度。本文主要介紹cpu時(shí)鐘頻率計(jì)算公式及方法,具體的跟隨小編一起來(lái)了解一下。
cpu時(shí)鐘頻率簡(jiǎn)介
隨著計(jì)算機(jī)的發(fā)展,主頻由過(guò)去MHZ發(fā)展到了當(dāng)前的GHZ(1GHZ=10^3MHZ=10^6KHZ= 10^9HZ)。
通常來(lái)講,在同系列微處理器,主頻越高就代表計(jì)算機(jī)的速度也越快,但對(duì)于不同類(lèi)型的處理器,它就只能作為一個(gè)參數(shù)來(lái)作參考。另外CPU的運(yùn)算速度還要看CPU的流水線(xiàn)的各方面的性能指標(biāo)。由于主頻并不直接代表運(yùn)算速度,所以在一定情況下,很可能會(huì)出現(xiàn)主頻較高的CPU實(shí)際運(yùn)算速度較低的現(xiàn)象。因此主頻僅僅是CPU性能表現(xiàn)的一個(gè)方面,而不代表CPU的整體性能。
說(shuō)到處理器主頻,就要提到與之密切相關(guān)的兩個(gè)概念:倍頻與外頻,外頻是CPU的基準(zhǔn)頻率,單位也是MHz。外頻是CPU與主板之間同步運(yùn)行的速度,而且絕大部分電腦系統(tǒng)中外頻也是內(nèi)存與主板之間的同步運(yùn)行的速度,在這種方式下,可以理解為CPU的外頻直接與內(nèi)存相連通,實(shí)現(xiàn)兩者間的同步運(yùn)行狀態(tài);倍頻即主頻與外頻之比。
主頻、外頻、倍頻,其關(guān)系式:主頻=外頻×倍頻。早期的CPU并沒(méi)有“倍頻”這個(gè)概念,那時(shí)主頻和系統(tǒng)總線(xiàn)的速度是一樣的。隨著技術(shù)的發(fā)展,CPU速度越來(lái)越快,內(nèi)存、硬盤(pán)等配件逐漸跟不上CPU的速度了,而倍頻的出現(xiàn)解決了這個(gè)問(wèn)題,它可使內(nèi)存等部件仍然工作在相對(duì)較低的系統(tǒng)總線(xiàn)頻率下,而CPU的主頻可以通過(guò)倍頻來(lái)無(wú)限提升(理論上)。我們可以把外頻看作是機(jī)器內(nèi)的一條生產(chǎn)線(xiàn),而倍頻則是生產(chǎn)線(xiàn)的條數(shù),一臺(tái)機(jī)器生產(chǎn)速度的快慢(主頻)自然就是生產(chǎn)線(xiàn)的速度(外頻)乘以生產(chǎn)線(xiàn)的條數(shù)(倍頻)了。廠商基本上都已經(jīng)把倍頻鎖死,要超頻只有從外頻下手,通過(guò)倍頻與外頻的搭配來(lái)對(duì)主板的跳線(xiàn)或在BIOS中設(shè)置軟超頻,從而達(dá)到計(jì)算機(jī)總體性能的部分提升。購(gòu)買(mǎi)的時(shí)候要盡量注意CPU的外頻。
cpu時(shí)鐘頻率計(jì)算公式
主頻,也就是CPU的時(shí)鐘頻率,用公式表示就是:主頻=外頻×倍頻。
1、CPU的時(shí)鐘頻率也就是主頻,簡(jiǎn)單地說(shuō)也就是CPU的工作頻率。
2、一般說(shuō)來(lái),一個(gè)時(shí)鐘周期完成的指令數(shù)是固定的,所以主頻越高,CPU的速度也就越快了。
3、不過(guò)由于各種CPU的內(nèi)部結(jié)構(gòu)也不盡相同,所以并不能完全用主頻來(lái)概括CPU的性能
4、外頻就是系統(tǒng)總線(xiàn)的工作頻率。
5、倍頻則是指CPU外頻與主頻相差的倍數(shù)。
6、主頻用公式表示就是:主頻=外頻×倍頻。
CPU頻率計(jì)算方法---PLL設(shè)置
cpu時(shí)鐘頻率和串口波特率的計(jì)算公式
S3C44B0的系統(tǒng)時(shí)鐘設(shè)置公式
Fpllo 為系統(tǒng)的主頻,此處為60MHz
Fin 為晶振的頻率,此處為10MHz
一、通過(guò)PLL輸出時(shí)鐘脈沖頻率的計(jì)算:
a)Fpllo = (m × Fin)/ (p × 2^s)
b)m = (MDIV + 8) , p = (PDIV + 2), s = SDIV
c)20MHz 《 Fpllo 《 66MHz
d)Fpllo * 2s 《 170MHz (s應(yīng)該盡可能的大)
e)1MHz 《= Fin/p 《 2MHz (最好是Fin/p = 1MHz)
f)如果PLL打開(kāi)則:Fpllo = Fout
g)這樣計(jì)算出MDIV, PDIV, SDIV的值寫(xiě)入PLLCON寄存器中就可設(shè)置Fpllo的輸出頻率。
根據(jù) d)知道s=1
根據(jù) e)知道p=10
再根據(jù) a)就知道了m=120,注意2^s代表2的s次方
再根據(jù) b)知道MDIV=112, PDIV=8, SDIV=1
根據(jù)44B0數(shù)據(jù)手冊(cè)5-14頁(yè)算出 PLLCON=0X70081
注意:PLLCON的結(jié)果不為一!比如P可以取8 取7……
注意:PLLCON寄存器是20位的 各個(gè)區(qū)域中間有空的
比如MDIV是寄存器里19-12位,PDIV是9-4位兩個(gè)中間有11,10位空,如果用2進(jìn)制算就添0
不過(guò)做過(guò)硬件的就知道 大可不必只要把MDIV, PDIV, SDIV用WEINDOWS自帶計(jì)算機(jī)直接由2進(jìn)制轉(zhuǎn)換成16進(jìn)制順序?qū)懢托?/p>
比如MDIV=112=0x70, PDIV=8=0x08, SDIV=1=0x1
PLLCON寄存器就是0x70081(看到這 連手冊(cè)都不用翻了吧?:))
還得多說(shuō)一句 不是0x700801,因?yàn)镾DIV=1=0x1不是0X01,跟PDIV=8=0x08不一樣
非常好我支持^.^
(30) 14.3%
不好我反對(duì)
(180) 85.7%
相關(guān)閱讀:
- [電子說(shuō)] STM32H7時(shí)鐘I/O響應(yīng)頻率和定時(shí)器最高頻率的測(cè)試方法 2023-10-24
- [電子說(shuō)] 雙路LVDS信號(hào)和單路的時(shí)鐘頻率有什么關(guān)系? 2023-10-18
- [電子說(shuō)] fpga與dsp通訊怎樣同步時(shí)鐘頻率?dsp和fpga通信如何測(cè)試? 2023-10-18
- [電子說(shuō)] 如何捕獲后門(mén)路徑信號(hào)的跳變? 2023-09-24
- [電子說(shuō)] 為什么需要debug時(shí)鐘頻率 Debug時(shí)鐘頻率原理詳解 2023-09-20
- [電子說(shuō)] 外媒報(bào)道稱(chēng)三星優(yōu)化Exynos 2200處理器,尚不明確該芯片時(shí)鐘頻率是否提高 2023-09-20
- [可編程邏輯] FPGA和ASIC的概念、基本組成及其應(yīng)用場(chǎng)景 FPGA與ASIC的比較 2023-08-14
- [電子說(shuō)] 用時(shí)鐘頻率精度測(cè)量電路進(jìn)行時(shí)間校驗(yàn) 2023-08-08
( 發(fā)表人:陳翠 )