?

　　文中在介紹DDR2的工作原理的基礎上，給出了一個用VHDL語言設計的DDR2 SDRAM控制器的方法，并且提出了一種在高速圖像處理系統中DDR2 SDRAM的應用方案，同時在Virtex-5系列的FPGA上得到了實現。

　　1 DDR2-SDRAM控制器的操作原理與設計

　　1.1 DDR2-SDRAM的操作原理

　　?DDR2 SDRAM是運用DDR結構來達到高速操作。本文采用的DDR2-SDRAM是Micron的MT4H3264HY-53ED3。這款DDR2的存儲空間為256 MB，由4片容量為512 Mb的內存芯片構成。每個芯片的數據位寬為16 b，有4 bank，13條行地址線，10條列地址線，因此每個內存芯片容量為8 192×
1 024×4×16 b，即512 Mb。4片組成起來就構成了MT4H3264HY-53ED3的64 b位寬。
??? DDR2 SDRAM的操作主要通過以下控制信號給出：行地址選擇信號()，列地址選擇信號()，寫使能信號()，時針使能信號(CKE)，片選擇信號()。各種指令不同的組合方式完成不同的功能。表1為各種指令完成的組合方式。

?

?

?

　　1.1.1 Load Mode指令

　　用來配置DDR2內存的模式寄存器，包括一個主模式寄存器及3個擴展模式寄存器，它們被用來設定內存的工作方式，包括突發長度的選擇、突發的類型、CAS延遲、CAS附加延遲、DLL使能、ODT設置、OCD設置以及DQS設置等。

　　1.1.2 Precharge指令

　　預充電指令是用來重新激活bank中已經打開的行。在預充電指令發出后，當前bank必須等待一個特定的時間(tRP)后才可以再次激活。

　　1.1.3 自動刷新指令

　　DDR2 SDRAM內存需要每7.8μs刷新一次。自動刷新不需要外部提供行地址信息，DDR2 SDRAM內部有一個行地址生成器(也稱刷新計數器)用來自動的依次生成行地址。由于刷新是針對一行中所有的存儲體進行，所以無需列地址。在進入自動刷新模式前，所有的bank必須都處于預充電狀態，自動刷新指令在預充電指令后延遲tRP才能給出。

　　1.1.4 Active指令

　　Active用來激活bank中的某一行。在對DDR2內存進行讀/寫之前，都必須執行該指令把bank中的某一行激活。激活命令到讀/寫命令之間的最小延遲由AL決定，當AL為0時，最小延遲由tRCD(RAS to CAS delay)決定。當AL不為0時，激活命令到讀/寫命令之間的最小延遲就可以不受tRCD限制，讀/寫命令可以提前，但其實最后數據的讀/寫并不提前，這樣可以提高總線的利用率。

　　需要注意的是，當要激活同一bank中不同的行時，必須先對原來激活的行進行預充電，才能激活新的行。同一bank中連續的active命令之間的間隔必須受tRC(RAS cycle time)的控制。

　　1.1.5 Read指令

　　讀指令是用來對DDR2內存進行讀操作，并對突發讀進行初始化。其中BA0和BA1給出bank地址，A0～A1給出起始列地址。突發讀結束后，激活的行在預充之前繼續保持有效，直到該行被預充電。從列選擇到數據輸出的延遲為CAS延遲(CL)，整個讀延遲等于AL+CL。讀操作時由內存給出一個與數據同步的數據濾波信號DQS，它的邊沿與讀取的數據邊沿對齊。

　　1.1.6 Write指令

　　Write指令用來控制DDR2內存進行寫操作，并給出burst寫的起始地址。其中BA0和BA1給出bank地址，A0～A1給出起始列地址。整個寫延遲為讀延遲減去一個時鐘周期，即寫延遲等于AL+CL-1。寫操作時，控制器同樣給出一個與數據同步的數據濾波信號DQS，它的邊沿與寫數據的中間對齊。

　　1.1.7 Idle指令

　　用來使DDR2內存處于空閑無操作狀態。