EDA技術進行電路設計的大部分工作是在EDA軟件平臺上進行的。EDA的設計流程主要包括設計輸入、設計處理、設計驗證、器件編程和硬件測試等5個步驟。

　　1.設計輸入

　　設計輸入有多種方式，主要包括文本輸入方式、圖形輸入方式和波形輸入方式，還支持文本輸入和圖形輸入兩者混合的方式。

　　文本輸入方式是采用硬件描述語言進行電路設計的方式，主要有VerilogHDL、VHDL等，具有很強的邏輯功能表達能力，描述簡單，是目前進行電路設計最主要的設計方法。

　　圖形輸入方式是最直接的設計輸入形式。利用設計軟件提供的元件庫，將電路的設計以原理圖的方式輸入。這種輸入方式直觀，便于電路的觀察及修改，但是不適用于復雜電路的設計。

　　2.設計處理

　　設計處理是EDA設計流程中重要的設計環(huán)節(jié)，主要對設計輸入的文件進行邏輯化簡，綜合優(yōu)化，最后產生編程文件。此階段主要包括設計編譯與檢查、邏輯分割、邏輯優(yōu)化、布局布線等過程。

　　設計編譯與檢查是對輸入文件進行語法檢查，例如，原理圖文件中是否有短路現象，文本文件的輸入是否符合語法規(guī)范等。

　　邏輯分割是將設計分割成多個成便于識別的邏輯小塊形式映射到相應器件的邏輯單元中，分割可以自動實現，也可以由設計者控制完成。

　　邏輯優(yōu)化主要包括面積優(yōu)化和速度優(yōu)化。面積優(yōu)化的目標是使設計占用的邏輯資源最少，速度優(yōu)化是使電路中信號的傳輸時間最短。

　　布局布線是指完成電路中各電路元件的分布及線路的連接。

　　3.設計驗證

　　設計驗證即時序仿真和功能仿真。通常情況下，先進行功能仿真，因此功能仿真又稱為前仿真，它直接對原理圖描述或其他描述形式的邏輯功能進行測試模擬，驗證其實現的功能是否滿足原設計的要求，仿真的過程不涉及任何具體形式的硬件特性，不經歷綜合和適配。在功能仿真已經完成，確認設計文件表達的功能滿足要求后，再進行綜合適配和時序仿真。時序仿真是在選擇了具體器件并且完成布局布線之后進行的時序關系仿真，因此又稱為時延仿真或后仿真。

　　4.器件編程

　　器件編程是指將設計處理中產生的編程數據下載到具體的可編程器件中。如果之前的步驟都滿足設計的要求，就可以將適配器產生的配置或下載文件通過CPLD/FPGA編程器或下載電纜載入目標芯片CPLD或FPGA中。

　　5.硬件測試

　　硬件測試是指將含有載入了設計的FPGA或CPLD的硬件系統(tǒng)進行統(tǒng)一測試，便于在真實的環(huán)境中檢驗設計效果。