工藝微縮是集成電路制造技術發展的最重要的特征之一。隨著工藝能力的提升，相同面積的芯片上可以集成更多的器件，從而提高芯片的性能，降低單位制造成本。可以說，集成電路技術的進步是以提高集成電路性價比為目的的。

不過IC設計復雜度的不斷提升也帶來了相應的挑戰。比如說，在開發過程中，IC設計團隊幾乎都會面臨計算資源需求激增、EDA峰值性能需求難以被滿足，深工藝數據遷移的消耗成本，多項目并行發生的資源搶奪以及辦公地點限制帶來的效率影響等，這些問題會直接影響芯片的研發、開發周期，甚至導致芯片的良率不高，無法進行量產。另外，大量服務器耗費可觀的電費，成本預算也是一大問題。

因而IC 設計公司越來越多地希望在先進制程設計中利用“云能力”來縮短周轉時間，而在EDA廠商看來，將部分或全部的EDA計算轉移到云上，設計公司將能獲得靈活的計算資源和規模經濟性。為此，在尋求較高的設計收斂率與成本效益的雙輪驅動之下，EDA也在探索新興的運營模式——“云計算+EDA”。

根據Gartner的數據，2018年全球云計算的市場規模為640億美元，而2020年年底預計將會達到2461億美元，在2019年至2023年復合年均增長率為18%。作為支撐互聯網、人工智能、大數據等的關鍵，云計算的重要性日益凸顯。

更關鍵的是，IC設計上云正成為未來發展的必然趨勢。

作為EDA市場的頭部力量之一，Mentor早早看到市場的遠期發展，旗下驗證平臺Calibre 的內核技術多年前就已為云計算做好了準備，同時，其對云安全性的最新改進也減輕了業界對知識產權 （IP） 保護的擔憂，這意味著在云處理模型中，實施和使用 Calibre 技術的最大障礙已被消除。

據了解，Calibre 平臺提供一種經過驗證的超遠程分布式處理模型，能夠支持內核擴展至4，000 個，可大幅減少軟件運行時間，讓IC開發團隊能夠獲得實時可用和彈性的計算資源，進而縮短芯片產品上市時間并加快創新速度。

與此同時，使用最新版本的Calibre軟件還可使內存消耗更加優化。

在IC設計中，還需要注意到的方面是，SoC設計在驗證期間會消耗大量的RAM，RAM的價格則是另外一個問題，即使在云上，較大的 RAM 實例也很昂貴。在這一方面，Calibre也有其解決之道——不僅可以降低云資源的成本，同時還能以較少 RAM 的 CPU 實現更快的處理速度。

那么，云上Calibre到底能夠減少多少周轉時間、節省多少運營成本，IC設計公司要如何找到適合自己公司的最佳實踐方案呢？

對此，Mentor制定了云使用指導原則，并提出了在云上運行 Calibre 操作的最佳實踐。為了制定和測試這些指導原則與實踐，Mentor與 Advanced Micro Devices， Inc. （AMD） 和 Microsoft Azure （Azure）聯合開展了一個項目，通過采用運行在 Azure 公共云上的 AMD EPYC 服務器，驗證了“云上Calibre” 平臺的強大能力。

在該聯合項目中，Mentor使用了量產型 7nm Radeon Instinct? Vega20 的最終金屬流片數據庫。該設計是 AMD 最大的 7nm 芯片設計，包含超過 130 億個晶體管。實驗表明，對于7nm的量產設計，物理驗證周期可縮短2.5 倍，同時用戶還可以利用具備“最佳性價比”的方式執行設計規則檢查 （DRC）
? ? ? ?責任編輯：tzh