2022年，集成電路半導體行業最熱的頭條是“EDA被全面封鎖”。如何突破EDA封鎖，成為行業發展的關鍵詞，也是群體焦慮。在全球市場，有人比喻EDA是“芯片之母”，如果沒有了芯片，工業發展和社會進步將處處受制，EDA的重要性也上升到了戰略性高度。盡管國際封鎖形勢嚴峻，但睿智的中國科技人擅于把危機化為機會，從《加快自動研發應用，讓工業軟件不再卡脖子》，到《破解科技卡脖子要打好三張牌》，即一要打好“基礎牌”，提升基礎創新能力；二要打好“應用牌”，加強對高精尖國貨的應用；三是要打好“人才牌”，讓人才留得住、用得上、有發展……，各種政策、舉措和實際行動，處處彰顯了我們中國科技的發展韌性。

我們EDA探索頻道，今天迎來了第8期的精彩內容——源漏穿通，下面就跟著小編一起來開啟今天的探索之旅吧~

在談到Universal Curve時，我們提到對于MOS器件性能的追求，簡而言之就是更大的Ion和更小的Ioff，換句話講就是“開源節流”。為了實現更小的Ioff，就要盡可能地堵住漏電通路，我們之前已經談過了DIBL和GIDL，今天要講的Source Drain Punch Through是另一個重要的漏電通道。

魯迅先生告訴我們，在PN結交界的地方會存在空間電荷區，或者叫耗盡區。耗盡區寬度會隨著PN結反偏電壓的增大而擴展。一般而言，耗盡區的寬度從幾十納米到微米不等，取決于摻雜濃度等因素。對于長溝道器件，溝道長度在幾微米甚至更大，那么源漏區的耗盡區各自安好，但是隨著溝道長度變短，兩邊的耗盡區會越來越近，甚至會靠在一起。這個時候便是所謂的源漏的耗盡區穿通，英文名曰Punch Through，由于這種穿通發生在溝道區之外的Bulk區，所以也可以叫Bulk Punch Through。

Punch through示意圖。引自Dragica Vasileska et al. “Tutorial for PADRE-Based Simulation Modules (PN Junction Lab, MOSCap Lab, BJT Lab, MOSFET Lab, MESFET Lab)”

以NMOS為例在源漏穿通發生之后，對于載流子而言存在一個N-D-N的通道。源極的部分電子進入耗盡區后，有一定可能被電場直接掃進漏極，進而被漏極收集，從而實現電流從源極到漏極的導通。這個電流被稱為耗盡區限制的電流，其值大約呈以下關系：

其中A是punch through區域的面積，L是溝道長度。

下圖是不同溝道長度器件（1.5微米、3微米、7微米）在不同Vd下的亞閾值電流行為。此處便是DIBL與Punch through的聯合演出。在7微米器件下，幾乎看不到短溝道效應，即在不同Vd下的曲線幾乎重合。而到3微米器件中，已經有明顯的短溝道效應，在大的Vd下，Swing已經開始惡化。而1.5微米的器件，此時已經發生了嚴重的短溝道效應，轉移特性曲線在亞閾值區已經幾乎變成一條直線，這意味著已經無法關斷，完全喪失了功能。

0.23微米器件的亞閾值特性。引自S.M.Sze“Semiconductor Devices Physics and Technology”

編輯：黃飛

?