?

幾乎所有人都在談?wù)?a target="_blank">人工智能（AI）技術(shù)，對EDA提升半導(dǎo)體和系統(tǒng)公司設(shè)計效率的巨大潛力。但就像“玻璃渣里混雜的冰糖”，關(guān)于如何在EDA領(lǐng)域充分釋放AI能量的現(xiàn)實(shí)路徑，其實(shí)仍然在探索之中。

以下內(nèi)容根據(jù)芯華章研究院研究員楊思超發(fā)表在《中國集成電路》的《Machine Learning for Verification：智能化EDA驗(yàn)證浪潮來襲》一文梳理。

感謝《中國集成電路》對芯華章的認(rèn)可！

為什么“AI+EDA”如此讓人向往？

生產(chǎn)效率

當(dāng)下大規(guī)模的芯片已經(jīng)可以包含超過 100 億個晶體管，而芯片研發(fā)的生產(chǎn)效率（Gates/Day）卻沒有辦法保持同步的提升，兩者之間存在一定距離。有研究表明，驗(yàn)證在某些項(xiàng)目中的耗時占比甚至超過70%，驗(yàn)證的效率因此成為了關(guān)鍵中的關(guān)鍵。

?

芯片規(guī)模和生產(chǎn)力的矛盾

研發(fā)成本

另一個問題是成本。由于芯片的研發(fā)成本非常之高，單次研發(fā)失敗的概率理應(yīng)被降到最低，驗(yàn)證的重要性自然不言而喻。因此現(xiàn)有EDA工具需要不斷創(chuàng)新，來提升設(shè)計和驗(yàn)證效率。其中一個重要的創(chuàng)新技術(shù)點(diǎn)，就是引入數(shù)據(jù)驅(qū)動的方法來改進(jìn)現(xiàn)有的算法和流程。

通常我們談?wù)摰娜斯ぶ悄埽ˋI）技術(shù)，主要分為機(jī)器學(xué)習(xí)（ML）和深度學(xué)習(xí)（DL）兩種路徑。其中，機(jī)器學(xué)習(xí)技術(shù)是現(xiàn)有和EDA結(jié)合更緊密的方向。為什么是ML？簡單來說，ML技術(shù)就是利用基于統(tǒng)計或計算機(jī)理論的模型在歷史數(shù)據(jù)中發(fā)掘某種模式，然后在當(dāng)前數(shù)據(jù)中識別是否存在該模式的技術(shù)。理論上，只要一個系統(tǒng)里存在無法被明確或精確定義的函數(shù)關(guān)系，又存在大量的觀測或?qū)嶒?yàn)數(shù)據(jù)，就可以使用ML技術(shù)來學(xué)習(xí)。

而EDA領(lǐng)域里正好存在很多這樣的系統(tǒng)。特別是傳統(tǒng)的啟發(fā)式策略面對日益復(fù)雜的系統(tǒng)時，計算效率逐漸趨于瓶頸，大量數(shù)據(jù)無法得到有效利用，通過引入ML技術(shù)，歷史數(shù)據(jù)得到利用形成經(jīng)驗(yàn)知識，再結(jié)合現(xiàn)有的技術(shù)可以進(jìn)一步加速問題的求解，就可以輔助研發(fā)人員做出更優(yōu)更高效的決策。

AI如何融入EDA？

看起來，我們似乎已經(jīng)找到了這條通往答案的隱秘路徑，但現(xiàn)實(shí)卻更為復(fù)雜。

出于技術(shù)的天然契合性，目前因?yàn)镋DA后端的設(shè)計和制造涉及到的數(shù)據(jù)類型，天然地可以被表示為幾何圖形，因此非常適合把原本應(yīng)用在圖像上的ML和DL技術(shù)做橫向的遷移。但是，前端設(shè)計以及驗(yàn)證里的問題，通常都是布爾函數(shù)表達(dá)下的組合搜索問題，這一類問題是目前公認(rèn)ML或者DL很難求解或者精度上還沒有能超越傳統(tǒng)方法的問題。

簡單來說，驗(yàn)證的目的是——在有限時間內(nèi)，盡可能完整地覆蓋到所有的系統(tǒng)狀態(tài)，同時，盡可能多的找出功能或性能上的錯誤（bug），并進(jìn)行修復(fù)以確保系統(tǒng)的正確性。

我們可以依據(jù)其實(shí)現(xiàn)的方式，大致分為兩類——動態(tài)仿真和形式驗(yàn)證。目前在仿真驗(yàn)證里，關(guān)于融入AI的研究主要圍繞如何通過ML提升測試效率或調(diào)試效率；在形式驗(yàn)證里則是圍繞提升底層SAT求解器效率或上層模型檢查效率的ML研究工作。

ML主題的文章里各細(xì)分領(lǐng)域的占比：

后端上的研究增加明顯

最大的挑戰(zhàn)來自？

EDA行業(yè)的標(biāo)準(zhǔn)流程經(jīng)歷了幾十年的發(fā)展，相對完善，當(dāng)前ML技術(shù)通常是作為一個傳統(tǒng)功能模塊的替代，而一個end2end的ML方案很難被接受，建模空間自然會受到限制。

一方面，ML模型的引入可能會導(dǎo)致數(shù)據(jù)安全和模型所屬權(quán)的問題。比如說客戶A的設(shè)計和供應(yīng)商的IP可能會在不知情的情況下被ML模型學(xué)習(xí)到，再在模型提供服務(wù)的時候被客戶B使用。

另一方面，IC領(lǐng)域的發(fā)展迅速，每一代技術(shù)節(jié)點(diǎn)對應(yīng)的設(shè)計與制程都不一樣，如何提高當(dāng)前訓(xùn)練的ML模型的有效期是必須面對的挑戰(zhàn)。

最后，數(shù)據(jù)有限、精度不高、解釋性不好等問題，依然在限制AI技術(shù)的應(yīng)用。比如現(xiàn)在的AI技術(shù)很難給到用戶其預(yù)測結(jié)果的合理解釋，使得用戶對于其預(yù)測結(jié)果的信任度不高，特別是在IC研發(fā)這樣安全性要求非常高的領(lǐng)域，這一問題可能會被進(jìn)一步放大。

系統(tǒng)級需求，驅(qū)動ML應(yīng)用的三大方向

技術(shù)發(fā)展的挑戰(zhàn)，最終還是需要通過技術(shù)發(fā)展來解決。

未來ML的技術(shù)需要朝著 reusability + evolvability + Interpretability 的三大方向繼續(xù)發(fā)展，才能解決以上這些應(yīng)用的痛點(diǎn)。同時，為了更好的支撐ML技術(shù)在驗(yàn)證里的應(yīng)用，我們應(yīng)該倡導(dǎo)系統(tǒng)級別的協(xié)同設(shè)計，進(jìn)而發(fā)展出對ML更為友好的基礎(chǔ)設(shè)施，例如：生成更可見、包含更多關(guān)系的數(shù)據(jù)，構(gòu)建更適合于ML數(shù)據(jù)存放、使用和更新的數(shù)據(jù)倉庫，提供ML模型更多和EDA系統(tǒng)交互及請求的權(quán)限等。

作為撬動芯片及系統(tǒng)創(chuàng)新的關(guān)鍵杠桿，EDA近些年在智能化、自動化的方向上一路狂奔，但屬于這個領(lǐng)域的 “ChatGPT”或者 “AlphaGo”級別的突破，目前還沒有出現(xiàn)。

唯一可以確定的是，AI與EDA的創(chuàng)新融合，絕不是簡單形式上的增加，也不是擺在桌子上的自助餐，依然沒有可以完全依循的標(biāo)準(zhǔn)答案，而是存在于各個隱秘的角落，亟待產(chǎn)業(yè)與學(xué)界的深入探索。

不只是EDA，AI技術(shù)的發(fā)展對芯片設(shè)計的影響，其實(shí)還有很多，體現(xiàn)在算法、架構(gòu)等很多方面。5月19日，芯華章科技資深產(chǎn)品和業(yè)務(wù)規(guī)劃總監(jiān)、芯華章研究院研究部部長楊曄，將就高性能計算的AI設(shè)計挑戰(zhàn)及解決方案，聊聊從底層到應(yīng)用的技術(shù)創(chuàng)新影響。歡迎大家報名參與！