芯片產業是一個分工很細的產業。設計公司做完邏輯和物理設計，將最終設計結果交給芯片生產廠。芯片生產廠通過很多復雜的工序，在一塊大的晶圓上做出了許許多多的小芯片。然后，這些小芯片（die）被從晶圓上切割下來，為什么叫die，眾說紛紜，有一種說法是因為當初的生產工藝比較差，切割出的芯片經常會作廢，die了。

實際上die就像一塊小玻璃，非常的脆弱，不能直接使用，需要在外面加一層保護殼，也就是我們常聽到的“封裝”。簡單點說，封裝技術需要將die固定在基板（substrate）上，然后將die上的引腳連接到芯片外殼的引腳上。

傳統封裝中最常見的“引線鍵合（wire-bonding）”封裝，即芯片正面朝上固定在基板上，然后通過很細的金屬線（通常是金線）把die的引腳連接到基板焊盤上，最后把die/基板/金屬線全部密封起來，密封用的材料有塑料，陶瓷等。這種封裝技術的優點是生產工藝相對簡單，成本較低；缺點是封裝完的芯片尺寸比die的尺寸大許多，且芯片管腳數受限。

隨著技術進步，發展出“倒裝（flip-chip）”技術，晶圓切割前就在die上做好焊點（bump），封裝時將die翻轉過來，把有bump的那面正對著載板，通過加熱加壓的方法使bump與載板上的焊點連接好。相比wire-bonding，flip-chip可以有更多管腳數量，封裝尺寸接近die的尺寸，并且電氣性能，結構特性等更好。但是隨著芯片功能越來越復雜，I/O數量急劇增加，在有限的die尺寸下長好所有bump且滿足嚴格的bump間距約束已經越來越難。

后來衍生出Fan-Out WLP（Wafer Level Packages），也叫FOWLP，先將die從晶圓上切割下來，倒置粘在載板上形成了一重組晶圓（Reconstituted Wafer）。在重組晶圓中，生成重新布線層（redistribution layer，RDL）。利用FOWLP技術，bump可以長到die外面，封裝后IC也比die面積大（也就是Fan-out）。

上面說的單顆die的封裝，將多個die封裝在一起，有很多種方式。通常分為2D，2.5D，3D封裝。

最直接的方式，將多顆die正面朝下，焊接到基板上，die與die之間的互連就靠基板上的走線。這種辦法的缺點是基板上的布線密度低，因此die與die之間的互連受限。

一種解決辦法是在基板上加一層“硅中介層”。多顆die正面朝下連接到硅中介層上，die與die的互連布線在中介層完成。也就是說硅中介層充當了die-die互連和die-substrate互連角色。硅中介層可以直接由半導體工藝制造，所以其布線密度遠高于基板，這樣也就解決die-die互連的問題。說完優點，再來看看缺點，中介層需要承載多顆die，因此其面積大于所有die的面積之和。還有剛才也提到了，中介層也是半導體工藝制作，成本不低，且很難做很大面積。目前，這個技術的代表是臺積電的CoWoS。

為了降低中介層的尺寸，英特爾發明了EMIB，將die-die的互連用“硅橋（Si Bridge）”實現，且硅橋嵌入在基板內部，die-substarte的連接通過傳統方法實現。這種做法可以大大降低硅中介層的面積，減少成本，減輕多die封裝的限制。

2.5D封裝還有一種技術，叫FOCoS（Fan-Out Chip on Substrate），顧名思義，在基板上做芯片扇出。硅橋嵌入在扇出 RDL 層中。按照RDL層和芯片貼裝兩個環節的先后次序不同，FOCoS又可以分為chip-last和chip-first兩種。

可以看出，在目前的2.5D封裝技術中，所有的die處在一個平面上。所以，注定了一顆芯片中不能有太多die。聰明的技術大牛們想出了3D封裝，把die堆疊起來，die間的連接通過TSV（Through Silicon Via）。這種技術好歸好，但是難度太高，成本太大。試想一下，在又薄又脆弱的玻璃片上打很多通孔，再把這些玻璃片摞高高，是不是聽著就頭疼。其實早在NAND flash芯片中就采用了堆疊技術，但是die之間不需要TSV，所以嚴格說起來不能算3D封裝。

具體的3D封裝技術那就更多了，各大廠商紛紛推出自己的技術，比如SoIC，X-cube，Foveros等。

最后總結一下，2D封裝就像一間大平房，每個房間是一個功能模塊；2.5D封裝就像一間四合院，在外面看是一個整體，在內部看有多間獨立房屋，房屋排列在一個平面上，房屋之間的互連要通過院子，也就是芯片中的中介層；3D封裝像是一棟樓房，房屋間的互連是通過垂直的樓梯或者電梯。