為了更好地管理各類DDR3內存的特性，并提供一種簡便的、帶寬效率高的自動化方式來初始化和使用內存，我們需要一款高效DDR3內存控制器。
2021-02-09 10:08:00
10212 
? 2022年4月20日，中國蘇州訊?—— 全球半導體存儲解決方案領導廠商華邦電子今日宣布，將持續供應DDR3產品，為客戶帶來超高速的性能表現。 ? 華邦的?1.35V DDR3 產品在?x8
2022-04-20 16:04:032554 
最近我在調試自制6657板子的DDR3初始化，發現一個很奇怪的現象，百思不得其解，我分別用GEL和KEYSTONE DDR3 INIT 在6657EVM開發板上做DDR3初始化，是沒有問題的，我用
2019-01-08 10:19:00
DDR3內存控制器是DMA的一個從設備，英寸不會產生EDMA事件，數據的讀寫請求可以在EDMA控制器主設備中直接進行操作。2.14. 仿真在仿真期間，DDR3內存控制器將保持完全的功能，以允許模擬訪問
2018-01-18 22:04:33
的6678到芯片相應拐角的長度？還有就是不知道這個DQS_ECC和CK_ECC應該怎么看呢？下面是我通過表格計算出來的ddr3初始化的值。
ps：寫個簡單的測試程序，發現寫不進去數，我知道這肯定是我配置有問題，但就是不知道該怎么進行查找，還請專家幫忙解答下，謝謝了
2018-06-21 17:25:42
嗨論壇社區，我使用的是XC7K420T-2FFG1156 7系列FPGA，這里所有的銀行都是HR銀行。我想將4 GB DDR3連接到FPGA。我提到了xilinx EVM套件，其中DDR3與HP
2020-08-25 07:48:37
嗨，我是FPGA領域的新手。現在我正在使用Genesys2。我必須控制DDR3內存。我在Digilent網站上找到了一些使用micrlaze處理器的DDR3示例。但是，在我的情況下，我不必
2019-05-05 15:29:38
? ?在調試335x的DDR3時，用的是CCS，非操作系統調試。
? ?按TI給的AM335x——StarterKit.gel，這個文件導入到CCS,debug的時候，DDR3可以驅動，讀寫正常。按
2018-06-21 10:59:20
江山科技最新推出JS-9500內存測試儀(SD/DDR/DDR2/DDR3)為領先業界的軟硬件測試系統,采用國際內存業界最先進自動儲存器測試程序,能快速、準確檢測內存條, 內存
2009-02-10 22:50:27
江山科技最新推出JS-9500內存測試儀(SD/DDR/DDR2/DDR3)為領先業界的軟硬件測試系統,采用國際內存業界最先進自動儲存器測試程序,能快速、準確檢測內存條, 內存
2009-02-10 22:55:45
江山科技最新推出JS-9500內存測試儀(SD/DDR/DDR2/DDR3)為領先業界的軟硬件測試系統,采用國際內存業界最先進自動儲存器測試程序,能快速、準確檢測內存條,筆記本
2009-08-17 23:00:19
江山科技最新推出JS-9500內存檢測儀(SD/DDR/DDR2/DDR3)為領先業界的軟硬件測試系統,采用國際內存業界最先進自動儲存器測試程序,能快速、準確檢測內存條, 內存
2009-02-10 22:53:43
江山科技最新推出JS-9500內存檢測儀(SD/DDR/DDR2/DDR3)為領先業界的軟硬件測試系統,采用國際內存業界最先進自動儲存器測試程序,能快速、準確檢測內存條, 內存
2009-03-12 16:05:56
江山科技最新推出JS-9500內存檢測儀(SD/DDR/DDR2/DDR3)為領先業界的軟硬件測試系統,采用國際內存業界最先進自動儲存器測試程序,能快速、準確檢測內存條,筆記本
2009-08-17 22:58:49
概述: JS-9300A內存檢測儀(SD/DDR/DDR2/DDR3)為領先業界的軟硬件測試系統,采用國際內存業界最先進自動儲存器測試程序,能快速、準確檢測
2009-03-13 15:46:57
通過DDR3內存名MT41J128M16-16Meg*16*8Banks通過命名怎樣算出內存的大小？
2017-06-15 21:19:11
DDR3（double-data-rate three synchronous dynamic random accessmemory）是應用在計算機及電子產品領域的一種高帶寬并行數據總線。DDR3 在 DDR2
2019-05-22 08:36:26
DDR3基礎詳解最近在IMX6平臺下做DDR3的測試接口開發，以前在學習嵌入式時，用的是官方源碼，沒有做過多的研究。此時需要仔細研究DDR3的引腳與時序，此篇是我在學習DDR3做的歸納與總結，其中有
2021-07-28 09:02:52
使用LatticeECP3 I/O協議板來實現并通過全部測試。圖2展示了一個存儲器控制器的框圖。圖最上面的配置接口用于設置設計的各個選項。DDR3 I/O模塊使用I/O 基元來實現。指令譯碼模塊根據每個bank
2019-05-24 05:00:34
共享交流一下，DDR3布線技巧
2016-01-08 08:17:53
CPU的DDR3總線只連了一片DDR3，也沒有復用總線將DDR3的CS直接拉到地的話，DDR3初始化不成功所以說DDR3的CS信號是通過沿采樣的嗎，電平采樣不行？無法理解啊還是有其他方面原因
2016-11-25 09:41:36
DDR3芯片讀寫控制及調試總結，1. 器件選型及原理圖設計（1） 由于是直接購買現成的開發板作為項目前期開發調試使用，故DDR3芯片已板載，其型號為MT41J256M16HA-125，美光公司生產的4Gb容量DDR3芯片。采...
2021-07-22 08:33:54
本帖最后由 一只耳朵怪 于 2018-6-21 15:24 編輯
各位好！關于DDR3，之前有小結過如果進行DDR3的SW leveling和進行EMIF4寄存器的配置。但是調試時，如果進行DDR3的問題定位，現小結一下，附上相關文檔。如有相關問題，可在樓下跟帖討論。謝謝！
2018-06-21 04:01:01
專家，你好，想節省代碼設計的周期，請問是否可以提供6670的DDR3的驅動例子？謝謝
2018-06-21 13:34:52
DDR4,DDR3,DDR2,DDR1及SDRAM有什么不同之處?
2021-03-12 06:22:08
://blog.csdn.net/qq_42682826/article/details/102970701DDR4相比DDR3的相關變更點相比DDR3，DDR4存在諸多變更點，其中與硬件設計直接相關
2019-11-12 12:40:17
? ? ? BeagleBone的參考設計中，DDR3設計是DDR3 Device without VTT Termination。而其他的AM335X的參考設計都是有VTT Termination
2018-06-21 03:05:42
各位專家，我使用altera的cyclone5的DDR3硬核控制器，輸入時鐘是國產的125兆50PPM有源晶振，現在調試時發現對DDR3的讀寫偶爾出錯。我們測試DDR3接口的差分時鐘，發現左右抖動
2018-05-11 06:50:41
Gowin DDR3 Memory Interface IP 用戶指南主要內容包括 IP 的結構與功能描述、端口說明、時序說明、配置調用、參考設計等，旨在幫助用戶快速了解 Gowin DDR3 Memory Interface IP 的產品特性、特點及使用方法。
2022-10-08 08:10:13
本次發布 Gowin DDR3參考設計。Gowin DDR3 參考設計可在高云官網下載，參考設計可用于仿真，實例化加插用戶設計后的總綜合，總布局布線。
2022-10-08 08:00:34
我們參照TMDXEVM6678L開發板設計了一塊FPGA加DSP架構的處理板，由FPGA完成6678的boot啟動任務。在進行程序燒錄調試的過程中，出現了以下問題。未使用到DDR3內存部分的簡單
2019-10-29 17:56:48
嗨，我訂購了Xilinx的Virtex-6 FPGA連接功能套件。我能否知道其中512 MB DDR3 SODIMM的部件號。謝謝
2019-08-26 14:00:59
Achieving High Performance DDR3 Data Rates in Virtex-7 and Kintex-7 FPGAs。Xilinx官方DDR3資料。
2016-05-27 16:39:58
DDR3的IP核配置完畢后，產生了好多文件，請問如何調用這些文件實現DDR3的讀寫呢？看了一些文章，說是要等到local_init_done為高電平后，才能進行讀寫操作。請問DDR3的控制命令如
2016-01-14 18:15:19
看完保證你會做DDR3的仿真
2015-09-18 14:33:11
上過程吧》》》》首先接著在前一節的工程里面添加DDR3的配置，這過程很簡單，直接選好最后一一個型號的DDR3即可。。。這是配置好后的工程Diagram視圖下面是對memory的測試在SDK中新建存儲器
2015-05-25 16:23:21
嗨，我正在設計一個定制FPGA板＆amp;我將使用帶有Kintex（XC7K160T-2FFG676C）FPGA的DDR3 RAM。我閱讀了xilinx＆amp; amp; amp; amp
2020-04-17 07:54:29
的。DDR3控制器調用Write leveling功能時，需要DDR3 SDRAM顆粒的反饋來調整DQS與CK之間的相位關系，具體方式如下圖一所示。Write leveling 是一個完全自動的過程。控制器
2022-12-16 17:01:46
的邏輯Bank就是8個，另外還為未來的16個邏輯Bank做好了準備。2、封裝（Packages） 由于DDR3新增了一些功能，在引腳方面會有所增加，8bit芯片采用78球FBGA封裝，16bit芯片
2011-12-13 11:29:47
1.項目的板子上要用到兩顆DDR3芯片，板子打樣回來可能要進行測試，對示波器的采樣率可能會有比較高的要求，不知道大家在設計中用的是什么示波器，最好有具體型號2.既然說到DDR3了，有好些個問題都想
2017-10-26 09:54:13
大家好，我剛剛接觸AM3359，板子在DDR3的調試中，遇到了一個問題，希望得到大家的幫助。
DDR3的參數設置中，有兩個參數很是奇怪，一個是EMIF_SDCFG，這個參數有沒有辦法在不使用CCS
2018-05-15 05:49:26
大家好！
我剛剛買了TMDSEVM6678L開發套件，這款套件應該有512MB的DDR3 SDRAM，從圖上看，有5塊芯片組成這512MB的DDR3，但是我的板子上DDR3部分只有4塊芯片，請教一下各位是我的板子少了一塊芯片還是這4塊芯片容量比5塊的要大，所以總量還是512MB呢？
謝謝！
2018-06-24 05:29:03
使用LatticeECP3 I/O協議板來實現并通過全部測試。圖2展示了一個存儲器控制器的框圖。圖最上面的配置接口用于設置設計的各個選項。DDR3 I/O模塊使用I/O 基元來實現。指令譯碼模塊根據每個bank
2019-05-27 05:00:02
控制器的編寫，并在Kintex-7 FPGA芯片上完成了功能測試及實現。1 DDR3連續讀寫操作的FPGA 實現設計選用８片Mircon公司型號為 MT42J128M16的芯片作為緩存區。每片芯片
2018-08-02 09:34:58
和控制。當接收到DSP寫命令的時候，該設計開啟寫FIFO緩存功能，將對應數據按照MIG的時序要求寫入DDR3；當接收到DSP讀命令的時候，該設計按照要求產生對應的MIG讀時序，控制數據進入讀FIFO，進而
2018-08-30 09:59:01
大量收購現代DDR3長期回收現代ddr3，高價收購現代DDR3.大量求購現代DDR3.深圳帝歐專業電子回收，帝歐趙生***QQ1816233102/879821252郵箱dealic@163.com
2021-10-13 19:18:05
現在因為項目需要，要用DDR3來實現一個4入4出的vedio frame buffer。因為片子使用的是lattice的，參考設計什么的非常少。需要自己調用DDR3控制器來實現這個vedio
2015-08-27 14:47:57
大家好，我在DDR3規格中發現JEDEC79-3E定義VOH（DC）是DC輸出高測量級別（用于IV曲線線性）。但是沒有關于如何測量高輸出直流輸出的指南，特別是當信號在高電壓時有環時，請參見附圖。誰能
2019-04-17 13:59:13
自建Spartan6 DDR3仿真平臺
2019-08-01 06:08:47
激光器，AXI互連，DDR3和我們的IP模塊，我們可以進行功能級仿真。但是在得到bitfile之后，我們已經編寫了Kintex705評估板，我們沒有得到init_calib_complete信號，我們
2020-08-05 13:45:44
怎樣對DDR3芯片進行讀寫控制呢？如何對DDR3芯片進行調試？
2021-08-12 06:26:33
本帖最后由 一只耳朵怪 于 2018-6-20 11:34 編輯
各位專家好！剛剛學習DSP,還沒有入門。實驗室購買了TMS320C6678開發板。請問：1、為什么DSP需要外接DDR3?2
2018-06-20 00:40:57
我需要在V7中實現與DDR3 SDRAM相同的功能和接口。這意味著命令/地址，讀取數據和寫入數據流的方向與MIG的方向不同。這可以實現嗎？
2020-07-14 16:18:04
DDR3/4 PHYRESPONSIBILITIES:1. Develop the specification & implement the circuit for the DDR
2017-11-13 14:46:14
概述OMG DDS（Data-Distribution Service）協議測試套件是北匯信息與臻容科技合作研發的針對 DDS 中間件軟件的測試套件。該套件用于驗證 DDS（Data-Centric
2023-10-11 13:48:54
本文介紹了DDR3 SDRAM 的基本特點和主要操作時序,給出了一種基于ALTMEMPHY宏功能的DDR3 SDRAM控制器的設計方法。詳述了控制器基本結構和設計思想,分析了各模塊功能與設計注意事項,并
2010-07-30 17:13:55
30 不只計算機存儲器系統一直需要更大、更快、功率更低、物理尺寸更小的存儲器，嵌入式系統應用也有類似的要求。本應用指南介紹了邏輯分析儀在檢驗DDR, DDR2 和DDR3 SDRAM 命令和
2010-08-06 08:29:4979 "對DDR參數和協議進行測量和調試的技巧"研討會
安捷倫科技公司將于12月22日上午10:00舉辦中文網上研討會，題目為“利用混合信號示波器對DDR參數和協議進行測量和
2009-12-15 18:04:481068 Quamtum-SI DDR3仿真解析
Automated DDR3 Analysis
2010-04-29 09:00:114257 
內存模塊專業制造商G.Skill日前針對IntleCore i-300系列Ivy Bridge處理器推出了兩款新內存套件。這個新的套件頻率能達到2.80GHz，是目前行業最快的雙通道DDR3內存。
2012-04-26 11:00:06956 泰克公司推出用于邏輯調試和協議驗證的下一代DDR3探測解決方案，采用了泰克TLA7000系列邏輯分析儀支持DDR3-2133 MT/s和DDR3-2400 MT/s。這是目前市面上性能最高的DDR3協議測試解決方案。
2012-05-04 14:19:171188 總結了DDR和DDR2，DDR3三者的區別，對于初學者有很大的幫助
2015-11-10 17:05:3736 Xilinx FPGA工程例子源碼：Xilinx DDR3最新VHDL代碼(通過調試)
2016-06-07 14:54:5777 基于協議控制器的DDR3訪存控制器的設計及優化_陳勝剛
2017-01-07 19:00:3915 DDR3是目前DDR的主流產品，DDR3的讀寫分離作為DDR最基本也是最常用的部分，本文主要闡述DDR3讀寫分離的方法。最開始的DDR, 芯片采用的是TSOP封裝，管腳露在芯片兩側的，測試起來相當方便；但是，DDRII和III就不一樣了，
2017-11-06 13:44:108454 
Group具備獨立啟動操作讀、寫等動作特性，Bank Group 數據組可套用多任務的觀念來想象，亦可解釋為DDR4 在同一頻率工作周期內，至多可以處理4 筆數據，效率明顯好過于DDR3。
2017-11-07 10:48:5152790 
雖然新一代電腦/智能手機用上了DDR4內存，但以往的產品大多還是用的DDR3內存，因此DDR3依舊是主流，DDR4今后將逐漸取代DDR3，成為新的主流，下面我們再來看看DDR4和DDR3內存都有哪些區別。相比上一代DDR3，新一代DDR4內存主要有以下幾項核心改變：
2017-11-08 15:42:2330895 針對采用DDR3接口來設計的新一代閃存固態盤（SSD）需要完成與內存控制器進行通信與交互的特點，提出了基于現場可編程門陣列（ FPGA）的DDR3協議解析邏輯方案。首先，介紹了DDR3內存工作原理
2017-12-05 09:34:4410 我們通過Configuration,Package,Speed...等DDR3的命名可知道DDR3的容量，封裝，速度等級等信息。
2019-03-03 11:04:151909 
本文檔的主要內容詳細介紹的是DDR和DDR2與DDR3的設計資料總結包括了：一、DDR的布線分析與設計，二、DDR電路的信號完整性，三、DDR Layout Guide，四、DDR設計建議，六、DDR design checklist，七、DDR信號完整性
2020-05-29 08:00:000 從成本的角度來看，DDR3也許的確要比DDR4低一些，所以從這個角度可以講通。
2020-09-08 16:28:234062 這篇文章我們講一下Virtex7上DDR3的測試例程，Vivado也提供了一個DDR的example，但卻是純Verilog代碼，比較復雜，這里我們把DDR3的MIG的IP Core掛在Microblaze下，用很簡單的程序就可以進行DDR3的測試。
2021-05-02 09:05:002979 
DDR4相比DDR3的相關變更點相比DDR3，DDR4存在諸多變更點，其中與硬件設計直接相關的變更點主要有：? 增加Vpp電源；? VREFDQ刪除；? CMD、ADD、CTRL命令的端接變更為
2021-11-06 20:36:0028 ??這篇文章我們講一下Virtex7上DDR3的測試例程，Vivado也提供了一個DDR的example，但卻是純Verilog代碼，比較復雜，這里我們把DDR3的MIG的IP Core掛在Microblaze下，用很簡單的程序就可以進行DDR3的測試。
2022-08-16 10:28:581241 一、DDR3簡介 ? ? ? ? DDR3全稱double-data-rate 3 synchronous dynamic RAM，即第三代雙倍速率同步動態隨機存儲器。所謂同步，是指DDR3數據
2022-12-21 18:30:051915 本文開源一個FPGA項目：基于AXI總線的DDR3讀寫。之前的一篇文章介紹了DDR3簡單用戶接口的讀寫方式：《DDR3讀寫測試》，如果在某些項目中，我們需要把DDR掛載到AXI總線上，那就要通過MIG IP核提供的AXI接口來讀寫DDR。
2023-09-01 16:20:371896 
本文介紹一個FPGA開源項目：DDR3讀寫。該工程基于MIG控制器IP核對FPGA DDR3實現讀寫操作。
2023-09-01 16:23:19743 
DDR3是2007年推出的，預計2022年DDR3的市場份額將降至8%或以下。但原理都是一樣的，DDR3的讀寫分離作為DDR最基本也是最常用的部分，本文主要闡述DDR3讀寫分離的方法。
2023-10-18 16:03:56518 
DDR4和DDR3內存都有哪些區別？ 隨著計算機的日益發展，內存也越來越重要。DDR3和DDR4是兩種用于計算機內存的標準。隨著DDR4內存的逐漸普及，更多的人開始對兩者有了更多的關注。 DDR3
2023-10-30 09:22:003905
電子發燒友App
工商網監
評論