來源：內容由 公眾號 半導體行業觀察（ID：icbank）翻譯自「DARPA」，作者 William Chappell，謝謝。

1965年，傳奇科技先驅戈登·摩爾（Gordon Moore）讓我們踏上了長達50年的漫長旅程，因此，將我們的時代視為“微電子時代”是有道理的。那一年，摩爾在《電子》（Electronics）雜志上發表了一篇題為“在集成電路上塞進更多元件”的文章，文中預言了技術的發展軌跡：集成電路的晶體管數量大約每兩年翻一番，而每個晶體管的成本則會降低。當這篇三頁紙的論文首次發表在這個小眾行業雜志上時，早期的讀者可能無法想象它對電子行業的影響。然而，這個卑微的開端展現了我們今天眾所周知的摩爾定律的進步路線。

摩爾不太可能想到，他會為數億美元聯邦研究資金的投資、甚至工業界的更巨額的投資規劃出一條路線。他和許多來自政府和工業領域的領導人一同預測了這一進步的終結。然而，通過獨創性、資金和合作伙伴關系，預言繼續得以實現。

與許多研究機構一樣，DARPA已將摩爾定律作為制定電子創新持續發展道路的一種手段。幾十年來，DARPA在電子技術的進步上投入了大量資金，產生了許多改變行業的技術，同時也實現了摩爾的預言。

DARPA自成立以來通常依賴于一種開放的研究模式，即與非國防導向的伙伴進行合作。相比于軍事研究中通常要求的保密制度，這種包容和合作的模式產生的結果是，DARPA在半導體基礎領域的投資讓美國的半導體技術一馬當先，成為引領者。我們幫助建立了社區，讓創意得以嚴格發展，然后由行業完善和制造，從而產生技術進步，帶來經濟和國防收益。正確導航摩爾定律一直是我們全球領導地位的決定性因素。

DARPA在集成電路技術方面的最早投資之一是“超大規模集成電路（VLSI）”計劃。在20世紀70~80年代，VLSI匯集了整個研究團體，在計算機體系結構和系統設計、微電子制造，以及設計制造、測試和評估的全周期方面取得了重大進展。這些研發承諾幫助克服了摩爾提出的晶體管微縮趨勢的早期障礙。VLSI技術的進步推動了計算機領域的發展，進一步增強了美國的軍事能力，加強了國家安全，同時也開創了商業應用的新時代【1】。

VLSI計劃的成果之一包括“精簡指令集計算（RISC）”處理器，這些處理器為超級計算機、美國宇航局火星探路者號探測器，以及今天的手機和移動設備【2】等提供了計算能力。由于RISC處理器的發展，圖形硬件的性能每年增長55%，基本上每18個月性能就能翻一番【3】。雖然摩爾的言論僅僅描述了晶體管數量的增加與成本之間的反比關系，但性能的提升很快成為晶體管微縮的代名詞，并成為持續微縮的主要動力。

VLSI計劃強調了DARPA同美國電子界持續合作的必要性，以及DARPA在為進一步創新打開大門方面可以發揮的作用。為了促進對新芯片設計的追求，DARPA于1981年1月建立了“金屬氧化物半導體執行服務機構（MOSIS）”。MOSIS提供了短周期、低成本的能力來制造有限批量的定制和半定制微電子器件。這項服務為研究人員提供了機會，否則他們無法直接使用微電子制造設備。在超過35年的發展歷程中，MOSIS促進了微電子設計和制造領域的穩步創新。

雖然美國在上世紀70年代至80年代初加快了微電子技術創新的步伐，但日本在上世紀80年代末在先進半導體生產和制造領域處于領先地位。為了重新獲得主導地位，“半導體制造技術聯盟（SEMATECH）”在DARPA和美國半導體產業的支持和資助下成立。在隨后的幾十年里，該聯盟促進了制造商和供應商之間的社區參與，并顯著提高了下一代生產工具和設備的研發。到1992年，美國占全球半導體產量的82%，這在一定程度上要歸功于這種跨社區的努力【4】。

在上世紀80年代末至90年代初，全新的和不斷發展的軍事和商業應用，包括先進武器系統、網絡、全球定位系統（GPS），繼續推動對高性能、低成本微電子的需求。當然，實現這一目標所需要的晶體管的持續微縮要求半導體材料、器件集成方案，以及其他技術領域持續出現更多的創新。

在此期間，DARPA資助了一個計劃，這項計劃開創了半導體光刻技術的先河。該計劃與學術界和工業界合作，推動了新型透鏡材料和光刻膠的開發，新型透鏡材料和光刻膠突破了以往技術只能達到248nm光刻的技術壁壘，并支持新一代193nm光刻技術。這些微型化和電路密度方面的進展對半導體工業產生了巨大的影響。新的光刻技術迅速成為主流，業界人士將其應用于先進的商業和軍事微電子領域。

在20世紀90年代早期對新材料和集成方案的探索的基礎上，DARPA于1995年啟動了一項開發25nm以下的晶體管的計劃。在該項目下完成的研究工作導致了FinFET（鰭式場效應晶體管）的問世，FinFET基于一種新型3D晶體管設計，利用突出的鰭狀硅結構，允許多個柵極在一個晶體管上工作。今天，領先的芯片制造商繼續使用FinFET技術將晶體管縮小到7nm。

雖然摩爾的預測在過去50年里為晶體管微縮的發展指明了方向，但正是工業界、學術界和政府機構（如DARPA）的聰明才智和奉獻精神，才使摩爾定律成為了現實。DARPA的投資幫助工業界和國防部（DOD）克服了傳統晶體管微縮的障礙，通過發現新材料突破了目前的限制，并可以滿足未來的性能和效率要求。這只有通過圍繞新穎的設計方案和架構培育協作和創新的環境，以及在微電子制造和生產中開放實驗路徑才能實現。

正是由于VLSI、MOSIS和SEMATECH等計劃對半導體工業的商業與國防支持相互交織在一起的歷史，美國在微電子創新方面享有全球領導地位的獨特優勢。這使得消費類電子產品受益于國防部的傳統組件，如GPS，以及利用尖端商業處理器和專用集成電路的處理能力的軍事系統。

從1965年的雜志開始，幾乎沒有人會想到戈登·摩爾的預測會切實描繪出進入微電子時代50年的歷程——集成電路的晶體管數量大約每兩年翻一番，而每個晶體管的成本將會下降。

回首過去，展望未來：摩爾定律的拐點

美國半導體工業對美國經濟的貢獻是獨一無二的，其貢獻遠遠超過國內其他主要制造業【5】。在過去的30年里，半導體行業的增長迅速增長，超過美國GDP增長率的6倍【6】。

然而，并非所有好事都能永遠持續下去。今天，根據摩爾定律，半導體技術仍在繼續進步，但這一進步正顯示出放緩的跡象。除了隨著器件尺寸的不斷縮小所帶來的工藝極限以外，繼續沿著這條道路走下去的經濟學相關的意外后果正在浮出水面。不斷增加的電路復雜性和相關的開發成本使許多商業和政府組織無法參與電子研發的前沿。今天，美國電子產品開發和制造面臨三大挑戰，威脅著行業未來的健康發展，也威脅著我們的軍事能力：

1 集成電路設計成本飛漲，限制了創新。只有擁有大量商業需求的大型全球跨國公司才能在當今的電子領域進行創新和競爭。這嚴重限制了資金短缺的初創公司和國防部設計人員可以制造的電路的復雜性。

2 外國投資正在扭曲市場，推動了向美國以外的轉移。中國投資1500億美元發展制造業的計劃吸引了外國的興趣。甚至到2015年，中國已經開始建造26座新的300mm半導體代工廠【7】，并啟動了1300座無晶圓廠【8】。這些全球性的經濟力量正在為變革性的半導體發明提供資金保障，以保持其領先地位。

3不斷走向一般化和抽象的趨勢正在扼殺硬件的潛在收益。管理現代電子系統的復雜性（從制造和設計電路到編程）的成本不斷上升，導致了抽象層的增加。從堆棧底部的發明（例如新材料）到計算堆棧更高處的賺錢部分的眾多步驟使得人們不愿意進行大投資。再加上晶體管持續微縮所帶來的可預見的好處，這就創造了一個生態系統，在這個生態系統中，只有通用的電子硬件才能在經濟上取得成功，而且大部分價值已經向軟件堆棧更高層次的應用程序靠攏。因此，硬件已經變得更接近于一種商品，將專業硬件在性能上的大部分潛在收益保留下來，只在特定的情況下使用。

在這種情況下，回到行業的起源，并從該領域的引領者那里尋找前進的線索，是很有啟發性的。甚至在1965年設定路線時，摩爾自己就預見到了微縮的終結。在他的開創性論文中，他傳達了我們所知道的摩爾定律，摩爾預測，除了技術和工程方面的挑戰之外，經濟局限性最終可能成為微縮的障礙。同樣重要的是，在他的文章的第三頁，他預測，在我們今天所知的設計自動化、材料科學、封裝和架構專業化領域的進展，可以為日益強大的電子產品開辟道路。

根據摩爾50年前的觀察，他準確地預測了我們今天所達到的目標。為了紀念摩爾定律在電子領域的持續存在，DARPA將這一點稱為“摩爾定律的拐點”——在這一點上，我們今天確定的優先事項將決定電子生態系統是會變得停滯、僵化和傳統，還是會變得動態、靈活和創新。

電子復興計劃：對摩爾定律的拐點的回應

隨著摩爾定律的拐點的臨近，美國政府決定采取大規模行動，在未來五年內投資15億美元，用于DARPA牽頭的“電子復興計劃（ERI）”。ERI尋求建立一個專業、安全、高度自動化的創新周期，使美國電子界從通用硬件時代轉向專業系統。

基于DARPA的電子發明傳統，ERI旨在促進前瞻性的合作和新方法，以迎來電路專業化的新時代。這項大規模的計劃將把DARPA的開放研究模式應用于微電子領域的未來，并將政府、學術界、工業、國防工業基地和國防部聯合起來，創造持續和巨大進步所需的環境。

根據摩爾1965年論文第三頁所提供的指導，ERI試圖創建一個生態系統，在這個生態系統中，智能設計自動化工具能夠直接將邏輯圖轉換成物理芯片，中間不需要任何特殊的工程干預。這將使生產為特定功能設計的小批量定制電路（或加速器核心）在經濟上可行，而不僅僅是生產大量通用電路。構建和連接定制電路陣列以形成更大的系統的能力可以讓我們快速高效地創建各種獨特的電子產品。

ERI由DARPA的若干項目組成，其中許多項目是在2017年6月正式宣布ERI計劃后啟動的，重點關注三個研究方向：架構、材料和集成，以及設計。設計方向的團隊尋求開發一個開放的框架，使研究人員和設計團隊能夠應用機器學習算法，這些算法能夠快速自動地將高級功能和要求轉換為定制電路的物理布局。為了確保各種定制電路、材料和器件技術可以一起用于構建更大的系統，材料和集成推動力將研究新的互連標準以及新型存儲器和邏輯電路的集成。最后，架構推動力將探索電路級協調和硬件/軟件協同設計方法，以幫助創建模塊化和靈活的系統，能夠適應并優化新器件和加速器核心的組合，使之適應任何應用。

設計

“也許新設計的設計自動化程序無需任何特殊的工程就能從邏輯圖轉化為技術實現。”

——戈登·摩爾，1965年

雖然摩爾無法預測晶體管微縮會達到哪種程度，但他確實理解晶體管數量的增加最終會讓電路變得太過復雜，設計師無法手動布局，需要開發自動化工具。當摩爾發表他的言論時，集成電路有大約50個晶體管；如今，這個數字約為210億【9】。隨著晶體管數量的不斷增加，電子社區開始開發電子設計自動化（EDA）工具，以幫助實現這一過程自動化。雖然這些工具在幫助設計人員管理數十億晶體管布局的復雜性方面具有強大功能，但它們并沒有跟上物理制造能力和模擬電路的興起，這些電路仍然是手動設計的。結果，設計團隊的規模爆炸式增長，對專業技術的需求從未如此強烈。

模塊化設計方法的發展有助于減輕EDA的一些局限。設計師采用的一種技術是將經常使用的電路功能放到離散的、模塊化的塊中，稱為知識產權（IP）塊，人們可以使用和重用IP塊來創建更大、更復雜的系統。相比之下，在2000年，超過90％的芯片必須進行專門設計。如今，這一數字發生了逆轉，設計師們將設計好的IP塊用于90%以上的芯片【10】。

然而，盡管IP塊的使用越來越多，但設計和驗證新硬件的成本迅速上升，這使得除了大公司以外，其余公司都無法獲得前沿電子產品。“實現更快速的集成電路（CRAFT）”計劃旨在通過使用自動生成器快速創建新電路并加速設計周期來探索此問題的解決方案。最近，CRAFT計劃的研究人員展示了一種利用自動生成器生成數字電路的設計流程，比傳統方法快7倍。換言之，這些工具使小型設計團隊的生產效率提高了7倍。

要想在即將到來的摩爾定律的拐點之后保持持續的前進勢頭，就需要突破機器學習的極限，將自動化擴展到電路設計的各個方面。受摩爾先見之明的啟發，ERI設計推進的兩個新項目旨在探索以機器為中心的硬件設計流程，這些設計流程可以支持復雜電子電路的物理布局生成，無需人工，而且在24小時內完成。為了促進電路塊的可靠重用和利用開源設計社區的集體智慧，這些工作尋求利用新的模擬技術和機器學習來對電路塊進行驗證并模擬。隨著這些增強的設計自動化工具的出現，越來越多的創新者進入的門檻將降低，從而誕生出一個前所未有的電子技術專業化和高能力的時代。

材料和集成

“……用較小的功能構建大型系統，這些系統是分開封裝且互連的。”

——戈登·摩爾，1965年

管理模塊化的一個主要挑戰是如何在不影響性能的情況下正確地連接越來越多的功能塊。自2000年以來，每個芯片上的晶體管數量從4200萬個增加到210億個【11】，而同一芯片上的IP塊數量也增加了10倍以上【12】。此外，這些功能塊越來越多地成為數字電路和模擬電路的混合體，而且往往由完全不同的材料制成，這進一步加大了集成的難度。

為了實現摩爾用小功能塊構建大功能的愿景，我們需要找到各種不同的塊之間連接和通信的新方法。

摩爾對材料和集成的預測已經在DARPA的“通用異構集成和IP重用策略（CHIPS）”計劃中實現。這項研究工作旨在開發模塊化芯片設計，通過集成各種IP模塊，以預制小芯片（chiplet）的形式進行快速組裝和重新配置。這些chiplet利用標準布局和接口輕松連接在一起。該計劃最近宣布，英特爾將向CHIPS計劃提供其專有接口及其相關IP，以用作該計劃的標準接口。英特爾的直接參與將有助于確保該計劃中的所有不同的IP塊能夠無縫連接在一起。這是朝著建立國家互聯標準邁出的一大步，該標準將實現大型模塊化系統的快速組裝。

在晶體管數量不斷增長的背后，常常被忽略的是在芯片之間來回傳輸數據所需的互連數量的平行增長。連線的激增不僅使設計過程變得復雜，還為數據傳輸創建了更長，更復雜的路徑。為了更直觀地體現這種規模，假想現代芯片中的所有連線首尾相連，它的長度將超過21英里。對于將中央處理單元（CPU）和存儲器分開的大多數計算體系結構而言，在日益復雜的線路之間移動數據嚴重限制了計算性能。這個難題甚至有自己的名字——“內存瓶頸”。例如，在前沿芯片上執行機器學習算法，超過92％的執行時間要花在等待訪問內存上。

由于新標準接口和當前互連的性能限制使得大量電路組合成為可能，我們必須提出一個問題：新材料和全新的體系結構在應對這些挑戰方面可以發揮什么作用？針對這個問題，ERI材料與集成計劃下的一個新項目計劃探索微系統組件的垂直而非平面集成的使用。通過利用第三維度，設計人員可以顯著減小基本組件（如CPU和內存）之間的連線長度。仿真結果表明，使用較舊的90nm節點制造的3D芯片比使用平面集成在7nm節點上制造的電路性能好50倍。此外，另一個項目將研究新材料和架構，重新考慮處理器和內存之間的數據流，為處理日益增加的科學、傳感器、社會、環境和許多其他類型的數據提供新的解決方案。

架構

“大型功能的可用性，結合功能設計和結構，應該可以使大型系統的制造商快速并經濟地設計和構建各種各樣的器件。”

——戈登·摩爾，1965年

摩爾定律的不懈步伐確保了通用計算機成為過去50年的主導架構。與摩爾定律所取得的性能提升相比，探索新的計算機架構、投入多年和數億美元的開發成本毫無經濟效益。然而，隨著摩爾定律的趨勢開始放緩，從通用硬件中擠出性能變得越來越困難，這為專業架構的復興奠定了基礎。

在設想未來會是什么樣子時，摩爾提出了一個框架，通過專注于“功能設計和構造”來提供專業架構，人們會得到具有經濟意義的可制造系統。換言之，他在設想靈活的架構，可以利用專門的硬件更快速更高效地解決特定的計算問題。

去年，DARPA啟動了“分層識別驗證漏洞（HIVE）”計劃，目的是探索專用集成電路的優化，優化后的集成電路可以分析大型數據集中數據點之間的各種關系，例如社交媒體、傳感器饋送和科學研究。通過與高通、英特爾等行業合作伙伴合作，HIVE計劃旨在開發一種能夠處理大規模數據分析的專用集成電路，其速度比現有處理技術快1000倍。這種先進的硬件能夠分析由物聯網、不斷擴展的社交網絡和未來的傳感器系統產生的數以十億計和萬億計的邊緣數據集。

雖然HIVE是當前進步的一個例子，但需要更多的創新才能實現摩爾的專業硬件愿景。采用更專業化的關鍵挑戰之一是通用處理器的靈活性和專用處理器的效率之間的矛盾。如果設計人員發現專用硬件難以使用或難以編程，他們可能會放棄硬件能夠提供的效率。

這兩個新的ERI的架構計劃試圖證明靈活性和效率之間不一定是對立的。這些計劃旨在開發確定合適數量和專業類型的方法，同時使系統盡可能具有可編程性和靈活性。

其中一個計劃是研究可重新配置的計算架構和軟件環境，它們在不犧牲通用性或可編程性的前提下，使數據密集型應用的性能接近專用于處理的單一應用實現的性能。由此產生的功能將實現基于對輸入數據的實時處理的計算資源的實時優化。該計劃將實現優于最先進的通用處理500~1000倍的處理性能，并提供針對應用的專用處理性能，同時保持靈活性和可編程性。

ERI架構支柱下的第二個計劃將探索組合大量加速器核心的方法。盡管用加速器內核可以比在通用處理器上運行軟件更快、更高效地執行特定功能，但是在許多異構內核上編程和協調應用程序一直是巨大的挑戰。一種解決方案是采用計算堆棧的垂直視圖，從應用軟件到操作系統，一直到底層硬件。通過探索域驅動方法（domain-driven approach）的概念來確定適當的加速器；此外，致力于更好的語言和編譯器，以優化這些加速器的代碼；為了在這樣一個復雜的處理器上運行的應用程序實現智能調度，該計劃正在研究定制芯片的新概念，它可以快速利用無數加速器來處理多個應用程序。

邁向更具創新性的未來

摩爾定律帶來的收益并沒有保證，而是通過商業界、學術界和政府之間的獨創性和密切合作實現的。如今，集成電路設計成本的不斷上升、外國投資的不斷增加，以及硬件的商品化威脅著一個富于創新且充滿活力的國內微電子產業的未來的健康發展。面對這些挑戰，“電子復興計劃（ERI）”將建立在政府與行業成功合作的悠久傳統基礎上，營造下一波美國半導體創新所需的環境。

CHIPS計劃正在推動一種新的微系統架構，該架構基于將小型單功能的chiplet混合并匹配到芯片大小的系統中，其能力相當于整塊PCB上的芯片和元件。