DARPA是美國最尖端的政府研究機構，每年都會資助一批其認為會對未來社會和科技發展起到重要影響的項目，因此它的資助方向可以看作業界新潮流的風向標。最近，DARPA召開了電子復興計劃峰會（ERI Summit），并在峰會上公布了其最新資助的一批項目。這些項目主要在敏捷設計和超高效計算領域，DARPA對這些項目的資助可謂一擲千金，一個團隊往往可以獲得五百到數千萬美元的項目經費（在美國電子類項目的經費都不好拿，往往拿了五十萬的經費都已經足夠一個IEEE Fellow級別的教授舉杯慶祝了）。接下來讓我們來看看這些項目的具體情況。本文中的資助信息來自于IEEE Spectrum的公開報道。

敏捷設計

如我們在之前文章中提到的，DARPA在半導體敏捷設計領域一直在積極布局。美國的科技中心即位于北加州灣區的“硅谷”，可是現在“硅谷”中最活躍的早已不是那些靠“硅”（芯片）吃飯的公司，而是軟件／互聯網公司。究其原因，一個很重要的方面是芯片公司資產太“重”，需要大量的投資才能開始運營。在軟件／互聯網領域，往往幾個主創人員有了新的創意后搬幾臺電腦在車庫里一兩個月就能把產品雛形做出來，然后就可以快速融資并走上正軌。相反，在芯片領域，主創人員從腦子里構思一個新的idea到做出成品的道路太漫長而且需要大量資本投入，這就大大降低了產業和創業公司的活躍度。許多人所鄙視的“ppt造芯”，其實恰恰折射出了芯片領域創業人員的無奈：正是因為需要大量先期資本做出樣品才不得不先拿個幻燈片去以較低估值融資，如果幾個人不需要資本就能先把芯片樣品做出來想必就可以直接靠樣品芯片而非ppt去說事了。

為什么芯片設計又貴又慢？相比軟件行業，芯片行業除了需要流片之外，還有兩點問題給芯片公司的效率加上了瓶頸。首先是版圖設計，尤其是模擬／混合信號版圖設計。這一點可以類比軟件領域的編譯器，如果你做軟件的話把代碼寫完只要按一下“編譯”就能把最終可執行文件生成出來；但是在芯片領域可就沒那么簡單了，你在電路設計完成之后不存在點個按鈕就能出成品芯片的事情，而必須要花很多時間去做版圖設計生成GDS，相當于在軟件行業你還要親自把你的代碼翻譯成機器碼。第二個問題就是設計復用問題。軟件行業的開發可以站在巨人肩膀上，很多函數都有現成的函數庫，調用一下就行不用重復造輪子，相反在芯片領域目前絕大多數模塊都必須從頭開始設計，很難實現設計復用。如果這兩個問題能得到解決，那么芯片行業的資產過“重”問題就能得到有效改善，從而會有大量新興公司冒出來，對整個行業的創新和自我迭代效率都能帶來深遠影響。

DARPA今年在ERI峰會上提出的兩個項目IDEA和POSH就是針對這兩點，其終極目標是實現在24小時內即可實現全自動設計迭代。

IDEA針對的是全自動芯片版圖生成器。眾所周知，數字電路的版圖生成自動化程度已經相當高，但是模擬和混合信號電路仍然非常依賴手工去做版圖。所以DARPA希望能在這個領域有所突破。這次資助的最大贏家是來自Cadence的David White組，豪取兩千四百萬美元的資助。

Cadence在相關聲明中表示，將繼續在Virtuoso工具中加入更多機器學習和人工智能來幫助版圖生成自動化。除此之外，來自UCSD的Andrew Kahng也拿到了一千一百萬美元，UT Austin的華人教授Nan Sun也獲得了一百七十萬美元的資助。

POSH針對的則是開源硬件項目。POSH項目的負責人Andreas Olofsson表示，“POSH的終極目標是讓高性能SoC設計民主化。POSH希望能發展出可持續的開源硬件生態以及相應的驗證工具。POSH同時希望能提供一個經過廣泛認證的開源硬件基礎模組庫，大家都可以自由調用這些庫里的模塊，從而避免在硬件領域重復造輪子的問題。”在POSH項目中，我們可以看到來自Princeton的Eric Keiter獲得了六百九十萬美元的資助，而University of Washington的Richard Shi教授也獲得了二百五十萬美元的資助。

超高效計算

除了敏捷設計之外，超高效計算芯片也是DARPA這次重點支持的另一個方向。超高效計算可以分為兩個領域：芯片架構創新和芯片工藝創新。當然，如下面我們會看到的，這兩個領域并非完全割裂，芯片工藝的創新也會影響芯片架構的創新。

在芯片架構創新領域，DARPA關注的重點是軟件定義架構（softwaredefined hardware項目，SDH）和domain-specific片上系統（domain-specific SoC項目，DSSoC）。軟件定義架構和domain-specific可謂是“陰”與“陽”，陰陽互生，在矛盾中發展。在架構發展歷史上，我們總是看到軟件定義可配置的通用架構發展到一定階段遇到瓶頸后，domain-specific以其高效率得到更多應用，然而domain-specific又會遇到利用率低的問題，于是新的軟件可配置架構在吸取之前domain-specific設計精華的基礎上，又誕生了效率更高的可配置架構成為主流，直到再次遇到新的問題domain-specific再次出場。這次DARPA對于SDH和DSSoC的投資，可謂是看透了其中的道理，內外兼修，不錯過硬幣的任何一面。

在SDH項目，Nvidia的Stephen Keckler獲得了接近兩千三百萬美元的項目資金，此外華盛頓大學的Michael Taylor（以解決Dark Silicon問題為己任，提出了511核的RISC-V處理器Celerity，并且是礦機芯片領域學術研究先驅）和斯坦福大學的Kunle Olukotun（多核處理器的先驅，SUN Ultra SPARCT1 “Niagara”的架構師，同時也是初創公司SambaNova的創始人前一陣剛拿了Google Ventures領投的四千多萬美元）也獲得了一千萬美元左右的資助。從這些研究組的研究方向來看，DARPA的SDH主要資助的是下一代多核處理器芯片系統的研究。

在DSSoC領域，DARPA資助了一些和通信芯片有關的研究，可見類似software-defined radio和cognitive radio之類的研究還得繼續。DSSoC的項目主管Tom ondeau表示，靈活而適應性強的無線電系統在面對復雜的信號環境時仍然是至關重要，而這些DSSoC系統必須可以像傳統處理器一樣編程，同時在處理信號處理算法時又能以低功耗完成大量運算。DSSoC資助的項目組雖然數量較少，但是資助的金額卻是不小。

在芯片工藝創新領域，DARPA又分為兩個計劃，即致力于三維集成的3D-SoC計劃和新型計算基礎技術（Foundations Required for Novel Compute，FRANC）。3D-SoC顧名思義是為了資助能使用高級封裝集成技術把各種芯片以三維方式集成到一起。MIT的Max Shulakar研究組拿到了六千萬美元的巨額資助，其研究方向就是把多塊使用成熟的CMOS工藝芯片（如90nm工藝）用3D方式集成到一起從而讓整體模組達到7nm芯片的性能。

最后，FRANC項目這次的資助目標是新一代存儲器架構，包括內存內計算。FRANC的項目負責人陳陽闿博士在訪談中表示，FRANC希望能資助利用新材料和器件把嵌入式非易失性存儲器的性能提升十倍，而這樣的提升能支持新興的以內存為中心的心計算機架構從而克服傳統馮諾伊曼架構的內存墻問題。

結語

DARPA的資助代表了電子行業發展的新方向。這次的關鍵詞有：敏捷設計：包括下一代EDA以及開源硬件，超高效計算：軟件定義可配置架構——主要指下一代眾核處理器系統；domain-specific SoC——目前主要集中在通信信號處理領域；下一代3D集成技術——超越摩爾；下一代內存技術——包括內存內計算，突破馮諾伊曼架構的瓶頸。