新的每秒10千兆位USB 3.1合規(guī)套件可以節(jié)省幾周的時(shí)間，使其有資格獲得USB-IF集成商列表

加利福尼亞州圣何塞， Jan。 20,2016 /PRNewswire/- Cancence Design Systems，Inc。(納斯達(dá)克股票代碼：CDNS)今天宣布推出Sigrity?2016技術(shù)組合，通過(guò)增強(qiáng)的PCB設(shè)計(jì)和分析方法改善產(chǎn)品創(chuàng)建時(shí)間是多千兆位接口的理想選擇。

為加快USB實(shí)施者論壇(USB-IF)一致性測(cè)試的物理設(shè)計(jì)認(rèn)證， Cadence?Sigrity技術(shù)組合包括自動(dòng)支持IBIS-AMI模型創(chuàng)建，使用多個(gè)場(chǎng)解算器快速準(zhǔn)確地提取信道模型，以及自動(dòng)功率感知信號(hào)完整性分析報(bào)告，以驗(yàn)證虛擬USB 3.1通道。這些技術(shù)在一起使用時(shí)可以在設(shè)計(jì)過(guò)程中花費(fèi)數(shù)周時(shí)間。

以前，IBIS-AMI模型創(chuàng)建是一個(gè)手動(dòng)過(guò)程。 Sigrity 2016技術(shù)組合現(xiàn)在利用Cadence Design IP SerDes PHY團(tuán)隊(duì)使用的經(jīng)過(guò)驗(yàn)證的均衡算法，并提供了一種自動(dòng)化方法，用于將算法組合，參數(shù)化和編譯為可執(zhí)行模型。這可以增加能夠有效開(kāi)發(fā)SerDes I/O模型的工程師庫(kù)。

新的“剪切和縫合”技術(shù)通過(guò)混合使用混合和3D全波場(chǎng)解算器，能夠以十倍的速度創(chuàng)建精確的通道模型。通過(guò)最少的手動(dòng)干預(yù)，串行鏈路通道可以分為多個(gè)部分，解決并自動(dòng)拼接成單個(gè)互連模型。快速模型提取技術(shù)使工程師能夠權(quán)衡各種信號(hào)路由和層轉(zhuǎn)換策略，并且仍能滿(mǎn)足苛刻的上市時(shí)間要求。

在產(chǎn)品組合中增強(qiáng)的其他功能包括：

集成了3D全波和混合求解器技術(shù)的新型準(zhǔn)靜態(tài)三維場(chǎng)解算器，可用于IC封裝和PCB分析

電氣性能評(píng)估直接集成到IC封裝設(shè)計(jì)器的布局環(huán)境中

針對(duì)Allegro?PCB布局更新的優(yōu)化去耦電容器方案

改進(jìn)PCB設(shè)計(jì)人員的電源完整性分析方法

"Sigrity 2016產(chǎn)品組合具有提高效率和加快設(shè)計(jì)過(guò)程的功能，使設(shè)計(jì)人員能夠認(rèn)證多千兆位標(biāo)準(zhǔn)接口，例如： USB 3.1，“C的副總裁Vinod Kariat說(shuō)Cadence的ustom IC和PCB Group R& D.“這些功能消除了使用軟件開(kāi)發(fā)環(huán)境手動(dòng)編寫(xiě)和編譯代碼以創(chuàng)建SerDes I/O模型的需要，并使收發(fā)器和互連的建模更快。”

“我們與Cadence的合作使兩個(gè)工程團(tuán)隊(duì)都能夠開(kāi)發(fā)出可以改善我們共同客戶(hù)產(chǎn)品創(chuàng)建過(guò)程的工具.Sigrity 2016版本與我們客戶(hù)的需求保持一致，以解決串行鏈接分析挑戰(zhàn)“我們可以幫助我們的共同客戶(hù)縮短設(shè)計(jì)周期，因?yàn)樗麄兪褂肧igrity解決方案對(duì)USB 3.1接口進(jìn)行原型設(shè)計(jì)并在實(shí)驗(yàn)室使用泰克解決方案。“