試驗HF振蕩器，我需要在2V-10V范圍內以精確的增量控制變容二極管電壓。緩沖電位器是顯而易見的選擇，并且將兩個串聯連接以進行粗略/精細控制（或使用多圈電位器）將改善對變容二極管電壓的控制。然而，這種方法仍然不允許我以可靠，可重復的方式產生均勻增量和控制電壓的減量。我需要一種能夠提供必要精度的解決方案，并且在電壓增量的大小上具有完全的靈活性。

我避開了微控制器-DAC排列，因為這需要專門的組件，電壓增量將取決于DAC分辨率（我總是懶得編寫代碼）。具有上下控制的 digipot 是另一種可能性：這將提供像DAC方法那樣的非易失性解決方案，但同樣，增量將完全取決于底池的分辨率。

本設計方案中記錄的解決方案可以使用便宜，易于獲得的組件進行組裝，電壓增量可由用戶自定義。使用廉價的旋轉編碼器來控制輸出電壓 - 編碼器的單個步驟以精確的量遞增或遞減電壓，提供像傳統電位器一樣的容易的上/下控制。

圖1旋轉編碼器控制具有精確定義步長的階梯波形

增量編碼器的輸出通常由兩個正交信號組成（即相移四分之一周期），每個軸旋轉產生一定數量的脈沖，每個脈沖對應一個旋轉增量。在內部，編碼器有兩個連接到公共端子的開關。該端子通常接地，兩個輸出連接到上拉電阻（R1，R2）。 R3/C1和R4/C2提供觸點去抖動，IC1a和IC1b在A點和B點產生平方信號。編碼器應連接，以便順時針旋轉時，信號A的上升沿通過上升沿。信號B按四分之一周期;相反，當它逆時針轉動時，信號B引導A四分之一周期：

圖2旋轉編碼器輸出

C3，R6和IC1c實現傳統的數字微分器或單穩態產生窄的負向脈沖，其寬度取決于C3-R6時間常數。該脈沖在信號B的上升沿產生，用于通過INHIBIT輸入使能模擬開關IC2a。只要此輸入為高電平，模擬開關就完全開路，沒有電流流過積分電阻R7。當IC1c的輸出脈沖為低電平時，開關閉合，R7暫時連接到正電源軌或接地，具體取決于UP/DOWN輸入。使能模擬開關時UP/DOWN信號的狀態取決于編碼器的旋轉方向。

如果編碼器旋轉CW，當INHIBIT引腳脈沖連接時，信號A將為高電平，連接R7接地并向C4中放置一個離散的電荷包，這會使輸出增加一步。對于CCW旋轉，這當然是相反的。通過這種方式，每次點擊編碼器都可以將電荷移入或移出C4，這是由通過R7的短暫電流脈沖決定的。

如上所述，每個電荷包由C4＆amp; IC3。要了解此部分的行為，假設C4最初未充電。由R8＆amp;設定的電壓。運算放大器的同相輸入端的R9等于+ Vs/2（本例中為6V），運算放大器周圍的閉環反饋將使反相輸入保持在同一電平。這意味著R7的右側終端始終位于+ Vs/2。由于C4上沒有電壓，運算放大器的輸出也最初為+ Vs/2.

當模擬開關閉合時，R7的左側端子連接到0V或者+ Vs以上。忽略運算放大器偏置電流和模擬開關電阻，進入積分器的電流脈沖幅度由下式給出：（+ Vs/2）/R7。例如，當電源為12V且R7 = 100kO時，脈沖幅度為60μA。

如果編碼器順時針旋轉，則在IC1c輸出脈沖期間UP/DOWN信號為高電平，連接R7至0V并從C4吸收電荷。因此，為了通過將反相輸入保持在+ Vs/2來保持整體平衡，運算放大器必須將電荷轉儲到C4中，這導致輸出電壓的單個增量。另一方面，如果編碼器逆時針旋轉，則UP/DOWN信號為低電平，導致R7連接到+ Vs并將電荷輸出到C4。因此，運算放大器必須從C4中吸取電荷，這會導致輸出電壓的單次遞減。

得到的輸出形成等幅步長的階梯

根據編碼器的旋轉向上或向下移動。步幅由INHIBIT輸入的脈沖寬度和R7和C4的值決定?，F在，根據第一原理，我們知道： I = dQ/dt 和 C = dQ/dV 。重新排列和簡化這些方程允許我們確定輸出步驟的大?。?/p>

dV =（I?dt）/C

其中 I 是通過R7的電流脈沖的幅度， dt 是IC1c輸出的脈沖的持續時間，并且 C 是C4的值。

對于固定值C3和R6， dt 將是一個常數，如果+ Vs保持不變， I 的值將被確定僅通過R7（假設模擬開關導通電阻無關緊要）。因此，可通過R7和C4值改變 dV 以滿足您的要求。例如：選擇C3和R6使得 dt =100μs，并且C4 = 100nF。當R7為100kO--導致脈沖電流 I <= i> =60μA時 - 我們發現標稱步長 dV <60>。在用C3 = 1nF和R6 = 100kO（給出~100μs）構建的測試電路中，實際步長測量為59.7mV。

圖3aCW和CCW編碼器旋轉產生的輸出波形（4s/div。，2V/div。）

圖3b輸出波形的擴展視圖顯示了各個增量

電路功率在中軌電壓下輸出。輸出電壓趨于隨時間漂移。電壓漂移可以從以下公式估算： d/dt = I/C4 ，其中 I是總泄漏電流。漏電流是運算放大器在反相輸入端的輸入偏置電流加上模擬開關的關斷狀態漏電流的組合。顯然，通過選擇C4的較大值并保持盡可能低的漏電流，可以最小化電壓漂移。在這方面，CMOS或JFET運算放大器是最好的，因為它們具有極低的輸入偏置電流 - 通常在皮安范圍內。 4053模擬開關的斷態漏電流在室溫下通常約為50pA，但對于某些類型，它可能高達100nA。這可以通過將標準4053替換為改進版本（例如MAX4053A）來最小化，MAX4053A在25°C時的最大漏電流僅為100pA。它還具有比標準4053更低的導通電阻。

在輸出電壓范圍的極端情況下，電壓漂移趨于更差，其中C4兩端的電壓最大。在使用傳統4053和LMC6081 CMOS運算放大器構建的測試電路中，平均漂移為每秒6.8μV。

對于給定的電源電壓，輸出電壓范圍為由所使用的運算放大器的類型決定。如果您需要輸出擺幅從0V到+ Vs，則需要具有軌到軌輸出功能的運算放大器。盡管LMC6081提供更好的輸出擺幅，但TLC271是一個不錯的選擇。這兩種器件都具有極低的輸入偏置電流。請注意，運算放大器不需要具有軌到軌輸入能力，因為兩個輸入始終保持在中軌電壓。

雖然積分電路具有一定程度的固有噪聲抑制，仔細布局和去耦對于防止數字噪聲耦合到輸出信號仍然是必不可少的。 R8和R9應匹配良好，以確保輸出電壓增量和減量步長具有相等的值。測試電路的靜態電源電流僅為0.5mA，當編碼器旋轉時上升至1.5mA左右。

圖4顯示如何增強設計以提供精細和粗略控制輸出步驟。該附加電路利用IC2中未使用的開關。這里，積分電阻器R7分成兩個不同的部分：R7a和R7b。當開關Sw.1斷開時，模擬開關處于所示位置，積分器電流由R7a設定。關閉開關后，模擬開關選擇R7b。

圖4電路增強允許用于精確和粗略控制輸出步長