在線測試（ICT）系統一直是使用電子手段尋找PCB中結構缺陷的領導者。他們使用釘床固定裝置同時提供多達7000個左右的電路節點的電氣訪問。但隨著多層板和球柵陣列（BGA）封裝的普及，電路接入并不是雙列直插式封裝（DIP）和分立元件填充的單面PCB時代。為了彌補缺乏對電氣測試點的物理訪問，已經出現了邊界掃描，以提供對夾具釘不可訪問的節點的訪問。此外，它提供了無夾具測試替代方案，即使在可以訪問時也是如此。

邊界掃描最初是在1985年提出的，并于1990年成為IEEE 1149.1標準。但它一直很慢，因為它需要IC制造商生產的設備與邊界掃描規范兼容（參考文獻1）。每個器件必須物理上包括標準定義的4線測試訪問端口（TAP），每個引腳的內部邊界掃描單元，以及相關的內部邊界掃描寄存器和其他電路。此外，設備供應商必須提供描述芯片邊界掃描功能工作的邊界掃描描述語言（BSDL）文件。這曾經意味著IC制造商不愿意制造的復雜性以及客戶不愿意支付的芯片成本。然而，逐漸地，PCB測試點訪問問題被證明比制造具有成本效益的邊界掃描兼容數字設備的問題更加強大，并且電路板設計者現在可以從各種邊界掃描兼容設備中進行選擇以填充他們的電路板（參考文獻2）。

即使設計人員開始在PCB上安裝邊界掃描兼容設備，測試工程師也很少能夠充分利用邊界掃描的承諾。這是因為，JTAG Technologies的常務董事Harry Bleeker說，經典ATE公司利用這項技術只是為了提高ICT的質量，通過釘床提供邊界掃描矢量 - 一種稱為邊界在線測試的技術（BICT） - 但并沒有取代對釘床的訪問要求。

BICT的目標是加快測試程序的開發。在20世紀90年代早期，ASSET InterTech的總裁，首席執行官和創始人Glenn Woppman表示，測試工程師可能需要數周才能為像英特爾386微處理器這樣的復雜部件制定ICT戰略。對于同一設備的邊界掃描兼容版本，測試開發時間可縮短至數小時。 Woppman說，當時，電路板設計人員和ATE供應商都沒有推動全面的基于邊界掃描的測試策略，因此設計人員沒有完成設備之間的掃描鏈。

采用這種方法， ATE供應商將每個兼容組件或明智設計的兼容和非兼容組件集（參考文獻3）視為孤立的邊界掃描島。當90％到100％的測試節點可以進入釘床時，這種方法很有效。但是，釘床的覆蓋面正在縮小 - 沃普曼估計，今天平均有50％的電路板節點可通過釘子進入，到2005年這個數字將縮小到10％。

處理有限的通過訪問，設計人員可以連接掃描鏈，并通過低成本連接器提供掃描信號。這些連接器通過包括Acculogic，ASSET InterTech，Corelis，Goepel Electronics，Intellitech和JTAG Technologies在內的公司的低成本邊界掃描測試硬件和軟件進行電路板測試。

圖1 說明了釘床和TAP連接器如何提供邊界掃描測試向量。 TAP本身包括四個信號：測試數據輸入（TDI），測試模式選擇（TMS），時鐘（CLK）和測試數據輸出（TDO）;一些實現方式也包括復位信號。這些信號控制邊界掃描單元的狀態（以黃色顯示），每個器件I/O引腳分配一個單元。在正常操作期間，這些單元將I/O引腳連接到器件內部電路。

圖1。邊界掃描可以利用ICT釘子向安裝在PCB上的組件（如左側的組件）提供測試信號。球柵陣列封裝如右圖所示，需要通過PCB走線和測試訪問端口連接器（底部）傳送信號。

置位TMS信號使得配置為串行移位寄存器的單元承載測試數據，測試數據通過TDI和TDO線以每個時鐘周期一位移入和移出器件。多個互連設備的互連掃描單元寄存器形成掃描鏈;裝有邊界掃描設備的PCB可能有幾個掃描鏈，或者如Woppman所說，沒有。

如果PCB沒有掃描鏈，那么你必須使用BICT在邊界上進行邊界掃描測試 - 掃描兼容設備。為了使用BICT測試圖1中的IC ₁ ，釘子接觸每個器件焊盤（以灰色顯示）。選擇測試模式后，駐留在每個器件I/O引腳（藍色）上的測試數據值，使用TDI和TDO信號移入和移出器件，應等于接觸相應焊盤的釘子所測量的值。數據不匹配表明焊點不良。

BICT不適用于IC ₂ ，但其焊球隱藏在其球下 - 網格數組包。但是，如果您的PCB設計人員將TAP信號路由到TAP，您可以通過TAP將測試信號傳輸到IC ₂ 的I/O引腳。外部連接器（圖1中的綠線）完成掃描鏈。在這種情況下，邊界掃描測試控制器可以將測試數據從TAP連接器轉移到IC ₁ 。連續測試數據將在九個時鐘周期后開始出現在輸出A處。該模式應同時出現在IC ₂ 輸入B及其關聯的掃描單元中。外部測試硬件可以驗證該模式，該模式將在10個時鐘周期后的TDO開始出現。如果未出現預期的圖案，則A處的焊點，B處的焊點，連接它們的走線或器件的內部掃描電路都有缺陷。

符合邊界掃描的電路板因此，似乎為您提供了兩種測試方法：您可以使用價值數千美元的釘床固定裝置以及耗資數萬美元的ICT ATE系統，或者您可以使用邊界掃描控制器卡來計算成本幾百美元加一個TAP連接器可能花費幾美分。

沒有明確的贏家

選擇不像你想象的那么明確。毫不奇怪，ICT ATE強國安捷倫科技和泰瑞達預測邊界掃描和信息通信技術的共生未來，其技術在更密集的多氯聯苯中執行互補功能。

邊界掃描公司的意見各不相同，其范圍從認為邊界掃描測試將自主運行ICT（如果不能取代它）到“如果你不能擊敗他們，加入他們”的方法預測ICT在執行邊界掃描測試中的主要作用。后者以去年秋天安捷倫與邊界掃描供應商ASSET InterTech宣布的聯盟以及邊界掃描系統制造商Acculogic的努力為例，總裁Saeed Taheri表示，通過開發測試獲得30％至40％的收入第三方ICT系統戰略。自主邊界掃描測試的作用體現在Intellitech倡導的方法中，該方法采用嵌入式測試來執行獨立于ICT平臺的數字測試，這將繼續提供簡單的制造缺陷分析和模擬測試。除了由LogicVision和National Semiconductor（參考文獻4）開發的IC之外，盡管IEEE已經批準1149.4模塊擴展到原始的1149.1數字標準，但模擬電路還不適合進行邊界掃描測試。

Intellitech的總裁CJ Clark詳細闡述了他的公司的推理：“數字測試和邏輯配置時間正在增加，如果邊界掃描可測試PCB的數字測試和配置時間相對于其模擬測試和處理時間，對ICT進行數字測試是沒有意義的。“他解釋說，如果包括FPGA，CPLD和閃存配置（參考文獻5）在內的邊界掃描測試需要100秒，模擬測試需要5秒，那么僅采用ICT的方法將提供每105秒一個PCB的吞吐量。他說，更好的替代方案是在PCB本身內嵌入邊界掃描測試功能，這樣邊界掃描測試的執行只需要一個電源。通過這種方法，5-s模擬測試運行在ICT上;然后將PCB從ICT夾具中取出，并通過邊界掃描自檢過程對其他PCB供電。

在前20個PCB經過模擬測試（20 x 5 s）后，第一個PCB將完成其數字邊界掃描自檢和配置。在另外5秒內，進行數字邊界掃描自檢的第二塊PCB將完成測試，依此類推。在對前20個PCB進行測試后，嵌入式測試和配置取消了數字測試時間，PCB吞吐量變為每5秒一個PCB，即模擬測試和處理所需的時間。

啟用實現在此替代方案中，Intellitech于6月推出了其正在申請專利的SystemBIST配置和測試處理器，該處理器在單個PCB或多PCB系統內嵌入自測功能以及FPGA和CPLD的系統內配置。 Clark解釋說，SystemBIST處理器提供的完全嵌入式測試功能可以在整個設備生命周期中使用，在原型設計，加速生命周期測試期間以及大批量生產期間提供診斷信息。

SystemBIST處理器與符合IEEE 1149.1或IEEE 1532標準（參考文獻6）的任何設備兼容，并且可以取代通電時通常用于加載配置數據的電氣可變配置PROM。 Clark表示，封裝在144引腳TQFP IC中的SystemBIST處理器只需要基于PROM的替代PCB面積的一半。 SystemBIST功能也可用作VHDL或Verilog知識產權。

ICT提供掃描矢量

其他人認為，在線測試儀仍然是提供邊界掃描信號的可行工具。為了利用ICT的優勢，ASSET InterTech和安捷倫科技去年秋天宣布達成協議。 ASSET InterTech的Woppman可能默認同意Clark關于邊界掃描價值的信息，但是他開玩笑說他已經等了十幾年才讓信息通信技術消失，他不打算再等十幾年。更嚴重的是，他將ICT用戶視為規避風險的類型，不太可能以主要的邊界掃描方式取代目前的測試策略。

漸進式方法可能會減輕對此類類型的擔憂。 Acculogic的Taheri認為邊界掃描在ICT中的重要性逐漸增加，而ICT的價值隨著時間的推移逐漸減少。最終，他看到邊界掃描上電測試結合飛針或功能測試（他將其定義為通過邊緣連接器或板連接器進行測試訪問 - 而不是通過釘床）成為主流PCB測試技術，提供現在可以從ICT獲得故障覆蓋和診斷解決方案。為了實現這些目標，Acculogic開發了一種自適應時鐘方案，允許在飛行探測器所需的幾米電纜上傳輸邊界掃描信號，或者在環境室內進行功能測試。

Corelis總裁Menachem Blasberg已經看到客戶放棄了ICT - 他說他們會進行邊界掃描測試，然后進行全面的功能測試，以確保正確的實時數字和模擬性能。 Acculogic的Taheri更進一步，將邊界掃描定義為測試執行程序，建立適當的內部PCB邏輯狀態，以促進模擬功能測試。

隨著對合同制造商的日益依賴，對ICT的爭論變得更加復雜（ CMs）用于測試服務。 Intellitech的Clark表示，他相信CM會抵制邊界掃描，因為他們希望在已安裝的ICT系統上賣出時間。然而，JTAG Technologies的Bleeker指出，智能CM客戶開始規定邊界掃描測試以降低成本，CM必須傾聽。他說，全ICT方法專為沒有設計邊界掃描合規性的客戶使用。

圖2. 邊界掃描和在線測試協同工作，融合了Agilent Technologies的3070在線測試儀和ASSET InterTech的ScanWorks邊界 - 掃描軟件。由ASSET InterTech提供。

但即使邊界掃描設計激增，ASSET InterTech的Woppman也看到了ICT硬件的持續作用。他認為ICT制造商已經掌握了大批量生產測試技能，如自動化板處理和維修票生成。他認為邊界掃描可以增強而不是取代當前的ICT戰略，為此，他的公司已經調整了其ScanWorks邊界掃描軟件，以便在安捷倫的3070系列在線測試儀中無縫工作（圖2 ”。

安捷倫科技制造測試部門的產品經理巴里·奧德伯特指出，僅靠邊界掃描無法提供的ICT的一些好處。例如，他引用了無矢量測試技術，例如安捷倫的TestJet技術，該技術測量DUT金屬引線框架和外部板之間的電容。小于預期的電容值可能表明焊點不良。例如，如果掃描鏈在圖1中紅色X指示的位置處斷開，則邊界掃描測試儀只能告訴您鏈條斷裂，而策略性放置的指甲可以為您物理定位缺陷。

Teradyne的軟件產品經理Alan Albee在去年的國際測試大會上引用了ICT和邊界掃描相結合的幾個好處（參考文獻7）：ICT驅動器/傳感器電路可以測試非掃描設備，然后調節它們不會干擾后續的邊界掃描測試;結合ICT和邊界掃描測試的測試比單獨的邊界掃描更能容忍BSDL錯誤;和ICT驅動器可以根據每個掃描鏈的阻抗特性控制邊界掃描TCK信號的轉換速率和電壓電平，以最大限度地減少反射。 Teradyne通過其GR TestStation系統和Scan Pathfinder軟件以及Spectrum ICT系統和Victory邊界掃描軟件提供ICT和邊界掃描相結合。

Albee說Teradyne現在正在尋求結合Scan的功能Pathfinder繼去年收購GenRad后，將Victory的功能整合到一個包中，與Teradyne的產品配合使用，提供集成的原理圖和電路板查看器，測試訪問分析和分布式測試策略開發。 Albee表示，該公司還計劃在其Pilot飛針測試儀中增加標準的邊界掃描功能。他說，目前，該公司將把Pilot與第三方邊界掃描工具集成在一起。

他說，該公司不打算做的是與一個邊界掃描建立獨家關系公司：“我們認為與獨立的邊界掃描工具提供商建立關系很有價值，但與安捷倫不同，我們認為只與一家供應商合作符合我們的最佳利益。我們的大多數客戶已經在工作他們在工程實驗室中選擇了邊界掃描工具供應商。他們希望使用他們已開發的矢量，并且不想被迫購買和學習不同的邊界掃描工具。“他說，Teradyne將與任何邊界掃描工具提供商合作，客戶要求將該公司的工具與其ICT系統集成。

從邊界掃描方面來看，Corelis的Blasberg對此表示贊同。與邊界掃描工具供應商建立獨家關系的ICT供應商如果試圖將這些客戶鎖定在針對特定客戶應用程序的可能不是最佳的邊界掃描解決方案中，則會損害其自身和客戶。 Acculogic的Taheri表示，ICT供應商不應該與邊界掃描公司進行一對一但一對多的合作努力，反之亦然。但緊密集成是一個關鍵，所有觀察者都認同，以及可接受的整合水平是否需要排他性關系仍然存在爭議。

沒有人建議在線路測試儀旁邊加一個邊界掃描控制器并嘗試同時應用單獨開發的邊界掃描和在線測試程序。一個原因是這種方法會使測試開發工作變得非常復雜 - 您將面臨兩個開發任務而不是一個開發任務。此外，您無法知道您的兩個測試程序是否提供完整的故障覆蓋，或者您是否浪費寶貴的生產測試時間來尋找兩種測試方法相同的故障。

最后，Odbert指出，你可能會損壞被測電路板。這種損害可能是由于ICT與邊界掃描測試硬件電源之間的隔離問題，或者是邊界掃描和ICT系統在一個節點上同時斷言相互沖突的邏輯信號電平所造成的。 Woppman說，協調的方法通過在邊界掃描測試期間將未使用的釘子驅動到高阻抗狀態來消除這個問題。

盡管邊界掃描和ICT可以為測試家務帶來協同作用，但這種組合并不適用于所有應用。 Woppman表示，對于小批量生產，可能需要一個專門的邊界掃描測試儀，可能還有一個飛行探測器來測試電阻器和其他非掃描部件。 Odbert表示同意，邊界掃描測試加上一個簡單的制造缺陷分析儀可能足以滿足消費產品的大批量，低成本PCB，而ICT可能對于價值數千美元的網卡仍然最有效。 “我們不知道未來會怎樣，”Woppman總結說，成功的測試公司將提供靈活的硬件和軟件組合，您可以從中選擇。