精簡ISA總線接口是一種8-bit寬度的雙向并行擴展總線，其特點是地址數據分時復用8位總線，加上4條總線控制信號，即可實現對外部數據的快速讀寫。若再使能一條總線時鐘信號（共13條信號），就可實現高達10MB/s以上的數據傳輸。精簡ISA總線作為英創主板的特色功能之一，在ESM6802、ESM7000、ESM7100、ESM335x等多款型號中均有配置。

關于對精簡ISA總線接口的應用編程的基本方法，請參考《精簡ISA總線編程 – Part 1》。本文介紹由應用程序啟動基于DMA的數據塊讀寫，即MemCpy方式的DMA。采用DMA進行ISA總線數據傳送的目的，是為了降低高速傳送大量數據時的CPU開銷。MemCpy方式的DMA是指軟件線程啟動DMA，然后該線程掛起等待DMA操作完成。在多線程環境中，其他線程即可在DMA執行過程中得以并行運行。

ISA總線信號定義如下：

本文以下部分，將以ESM7000 Linux平臺為例，介紹具體的編程方法。

DMA總線訪問API

應用啟動DMA數據傳輸，需要使用數據結構struct isa_transfer的傳遞參數和數據，structisa_transfer的結構定義如下：

每一個總線周期的操作只能是讀或寫，因此在isa_transfer結構中只能有一個buffer指針不為NULL。以下是執行32字節數據塊寫的代碼，寫入地址為0x4040。順序的數據可方便時序的觀察。

注意offset必須是0x4000 – 0x40FF，驅動程序才會啟動MemCpy方式的DMA傳輸。若從0x4040讀入32字節數據，實現代碼則為：

DMA傳輸總線時序說明

圖1、圖2分別為MemCpy方式DMA讀總線時序概要、寫總線時序概要。

圖1DMA讀總線時序

圖2DMA寫總線時序

從上面的時序可見，DMA也是16字節一組，連續4個總線周期組成，每組之間有一定間隔。DMA讀操作的總線速率大約為11.8MB/s，DMA寫操作的總線速率大約為11.2MB/s。

展開DMA寫的總線時序可看到：

圖3DMA寫總線時序—第1組起始部分

圖4DMA寫總線時序—第1組結束部分

圖5DMA寫總線時序—第2組起始部分

圖6DMA寫總線時序—第2組結束部分

在每個總線周期中，地址遞增4。這樣當傳輸長度超過256字節時，ISA地址及會循環。這意味著當采用MemCpy方式DMA進行數據傳輸時，數據端口譯碼不能采用普通的組合電路地址譯碼方式，而必須采用BCLK+ ADV#的同步電路譯碼方式。具體方式就是每個周期的第一個BCLK下降沿鎖存到有效ADV#，標志同步周期的開始，之后經過連續7個BCLK下降沿后同步周期結束。

DMA傳輸時的CPU負載率

與純軟件的同步總線周期傳輸相比，DMA傳輸最大的優點是有效降低了總線傳輸的CPU開銷，使應用程序的其它線程能同步運行。基本的測試代碼如下：

使用100M數據長度來測試總的CPU負載率的情況如下：

ESM7000使用的是具有雙核CPU的iMX7D，總CPU負載率50%，表示某個CPU核的負載已經100%。DMA的使用對提高系統整體的性能是非常顯著的。

進一步可測試應用層實際的傳輸速率如下：

若把每個周期傳輸的字節數從4個提升到8個，傳輸率則可有50%的提升。