3G線(xiàn)路模擬到數(shù)字轉(zhuǎn)換由模擬設(shè)備AD6655-10處理，這是一個(gè)14位150 MSPS芯片，專(zhuān)門(mén)針對(duì)3G基站。

4G線(xiàn)有一些組件如有雙向HSWA + 1110領(lǐng)域射頻開(kāi)關(guān)，為雙通道MAX2039E / dowoconversion混合器和通過(guò)一個(gè)額外的恢復(fù)期HSWA + 1110領(lǐng)域射頻開(kāi)關(guān)是由模擬裝置ad9230 - 11 - 200 ADC芯片數(shù)200個(gè)。

所有的定時(shí)都是由模擬設(shè)備AD9516-3處理，這是一個(gè)14輸出時(shí)鐘發(fā)生器與內(nèi)置在2 GHz本地振蕩器。

信號(hào)傳輸部分

Altera Cyclone III FPGA的單比特?cái)?shù)據(jù)流由2個(gè)模擬設(shè)備TxDAC AD9788處理，TxDAC AD9788指定用于16位800 MSPS。

為了使信號(hào)的頻率上升到廣播載波頻率，使用了2個(gè)模擬裝置ADL5375-05上變頻調(diào)制器。它們的范圍從400mhz到6ghz。

然后信號(hào)通過(guò)5級(jí)陶瓷諧振器帶通濾波器發(fā)送。

信號(hào)相位可以從晶體管和EMC技術(shù)的設(shè)置和佛羅里達(dá)RF實(shí)驗(yàn)室HPJ2F混合耦合器切換。

信號(hào)發(fā)送到功放前的前置放大器為飛思卡爾MMG3004NT1高線(xiàn)性放大器，可在400mhz ~ 2.2 GHz范圍內(nèi)放大17 dB。

為了控制信號(hào)強(qiáng)度，MCL 31R5數(shù)字步進(jìn)衰減器位于輸出連接器前。這是一個(gè)31.5 dB衰減器，可以在0.5 dB的步驟從一個(gè)6位串行控制接口。

功率放大器

功率放大器采用兩個(gè)階段，第一個(gè)階段是英飛凌PTMA180402FL 40瓦射頻LDMOS，通過(guò)Xinger II XC1900A-03S混合耦合器，將兩個(gè)90度非相位信號(hào)饋送給輸出級(jí)晶體管NXP BLF6G20LS-140 140瓦射頻LDMOS。

輸出在Xinger II XC1900A-03S混合耦合器中重新組合，然后通過(guò)循環(huán)器進(jìn)入雙工器。