采用電容去耦是解決電源噪聲問題的主要方法。這種方法對提高瞬態(tài)電流的響應(yīng)速度，降低電源分配系統(tǒng)的阻抗都非常有效。

對于電容去耦，很多資料中都有涉及，但是闡述的角度不同。有些是從局部電荷存儲（即儲能）的角度來說明，有些是從電源分配系統(tǒng)的阻抗的角度來說明，還有些資料的說明更為混亂，一會提儲能，一會提阻抗，因此很多人在看資料的時(shí)候感到有些迷惑。其實(shí)，這兩種提法，本質(zhì)上是相同的，只不過看待問題的視角不同而已。

1. 從儲能的角度來說明電容退耦原理。

在制作電路板時(shí)，通常會在負(fù)載芯片周圍放置很多電容，這些電容就起到電源退耦作用。其原理可用圖1說明。

（公式1）

只要電容量C足夠大，只需很小的電壓變化，電容就可以提供足夠大的電流，滿足負(fù)載瞬態(tài)電流的要求。這樣就保證了負(fù)載芯片電壓的變化在容許的范圍內(nèi)。這里，相當(dāng)于電容預(yù)先存儲了一部分電能，在負(fù)載需要的時(shí)候釋放出來，即電容是儲能元件。儲能電容的存在使負(fù)載消耗的能量得到快速補(bǔ)充，因此保證了負(fù)載兩端電壓不至于有太大變化，此時(shí)電容擔(dān)負(fù)的是局部電源的角色。

從儲能角度理解電容容易造成一種錯(cuò)覺，認(rèn)為電容越大越好。而且容易誤導(dǎo)大家認(rèn)為儲能作用發(fā)生在低頻段，不容易向高頻擴(kuò)展。實(shí)際上，從儲能角度理解，可以解釋任何電容的功能。下面舉例。

圖2電容儲能作用向高頻擴(kuò)展

如上圖所示，假設(shè)在低頻段，比如幾十khz，由于低頻信號在電感上產(chǎn)生的感抗可以忽略，所以在低頻段電容的ESL可以近似等于0。當(dāng)負(fù)載瞬間（幾十khz）需要大電流的時(shí)候，電容可以通過ESR向負(fù)載供電，供電的實(shí)時(shí)性很高，eSR只是消耗了一部分電量，但不影響供電的實(shí)時(shí)性。由于頻率比較低，所以放電時(shí)間也比較長（頻率的倒數(shù)），所以需要電容的容量較大一些，可以長時(shí)間放電。所以低頻段儲能好理解。

同樣大的電容，假設(shè)負(fù)載突變的頻率較高（幾十Mhz或者更高），那么當(dāng)負(fù)載順么變化的時(shí)候（幾十Mhz或者更高），ESL上形成的感抗不容忽視，這個(gè)感抗會產(chǎn)生一個(gè)反向電動勢去阻止電容向負(fù)載供電，所以負(fù)載上實(shí)際獲得的電流的瞬態(tài)性能比較差，即，電容的電流無法供應(yīng)瞬間的電流突變，盡管電容容量很大，但由于ESL較大，此時(shí)的大容量儲能發(fā)揮不了作用。實(shí)際上，頻率較高，電容給負(fù)載供電的時(shí)間縮短（頻率的倒數(shù)），也不需要電容有那么大的儲能。對于高頻，關(guān)鍵的因素是ESL，要降低電容的ESL，選擇小封裝的小電容，ESL顯著降低，這就是為什么我們高頻選擇小電容的原因，另外走線長度引入的電感也會折算到ESL參數(shù)里，所以小電容一定要靠近pin。

從儲能的這個(gè)角度理解甚至可以擴(kuò)展到pF級電容。理論上假設(shè)不存在ESR，ESL以及傳輸阻抗為0，則一顆大電容完全勝任所有頻率。但這種假設(shè)并不存在。所以電路中需要大小電容合理搭配去應(yīng)對不同頻率下的負(fù)載的能力供給。而且電容越靠近負(fù)載，傳輸線的等效電感，電阻的影響就越小。

圖3 手機(jī)Vbat電源電容分配圖

舉例，在手機(jī)設(shè)計(jì)中，給vbat供電支路的幾個(gè)分支上都掛47uf電容，如上圖所示，連接器附近，PMU附近，PA附近都掛47uf電容，認(rèn)為只有PA旁邊的47uf對PA有效果，連接器旁邊的，PMU旁邊的對PA沒有效果，實(shí)際不是這樣的，當(dāng)PA需要瞬間電流的時(shí)候，三顆鉭電容都會向PA供電，供電過程完全取決于瞬間壓差，哪顆電容與PA的瞬間壓差最大，哪顆供電越積極。遠(yuǎn)離PA的電容需要考慮傳輸線的阻抗和感抗。對于低頻，這點(diǎn)寄生感抗可以忽略。對于217HZ來說，PA所需的電流三顆電容加起來都遠(yuǎn)遠(yuǎn)不夠用，故在GSM大功率的時(shí)候，PA從三顆電容上均取電流。

對于低頻，寄生電感的作用可以忽略，這些大電容距離芯片的遠(yuǎn)近只要體現(xiàn)在走線電阻上，一般電源線走線電阻壓降在100毫歐以內(nèi)，對電容充放電影響非常小，故可以認(rèn)為大電容在主板上可以不必追求距離芯片非常近。

從儲能的角度來理解電源退耦，非常直觀易懂，但是對電路設(shè)計(jì)幫助不大。因?yàn)椴缓脧牧炕嵌热タ剂浚m合定性分析。從阻抗的角度理解電容退耦，能讓我們設(shè)計(jì)電路時(shí)有章可循。實(shí)際上，在決定電源分配系統(tǒng)的去耦電容量的時(shí)候，用的就是阻抗的概念。

2. 從阻抗的角度來理解退耦原理。

將圖1中的負(fù)載芯片拿掉，如圖2所示。從AB兩點(diǎn)向左看過去，穩(wěn)壓電源以及電容退耦系統(tǒng)一起，可以看成一個(gè)復(fù)合的電源系統(tǒng)。這個(gè)電源系統(tǒng)的特點(diǎn)是：不論AB兩點(diǎn)間負(fù)載瞬態(tài)電流如何變化，都能保證AB兩點(diǎn)間的電壓保持穩(wěn)定，即AB兩點(diǎn)間電壓變化很小。

圖4 電源部分

我們可以用一個(gè)等效電源模型表示上面這個(gè)復(fù)合的電源系統(tǒng)，如圖3，恒壓源與內(nèi)阻的串聯(lián)模型。

對于這個(gè)電路可寫出如下等式：

? ? ? ?（公式2）

假設(shè)供電源是一個(gè)理想的電壓源，即Z=0，且假設(shè)傳輸途徑的阻抗也為0，那么負(fù)載不論怎么變化，變化速度有多快，電壓源都能夠反應(yīng)過來，并且確保A，B兩點(diǎn)電壓始終恒定。但實(shí)際上電源內(nèi)阻并不為零，而且傳輸線也不是理想的，而且這些影響因素是個(gè)復(fù)數(shù)，與頻率相關(guān)，所以就出現(xiàn)了電源的PDN阻抗。

我們的最終設(shè)計(jì)目標(biāo)是，不論AB兩點(diǎn)間負(fù)載瞬態(tài)電流如何變化，都要保持AB兩點(diǎn)間電壓變化范圍很小，根據(jù)公式2，這個(gè)要求等效于電源系統(tǒng)的阻抗Z要足夠低。在圖4中，我們是通過去耦電容來達(dá)到這一要求的，因此從等效的角度出發(fā)，可以說去耦電容降低了電源系統(tǒng)的阻抗。另一方面，從電路原理的角度來說，可得到同樣結(jié)論。電容對于交流信號呈現(xiàn)低阻抗特性，因此加入電容，實(shí)際上也確實(shí)降低了電源系統(tǒng)的交流阻抗。

從阻抗的角度理解電容退耦，可以給我們設(shè)計(jì)電源分配系統(tǒng)帶來極大的方便。實(shí)際上，電源分配系統(tǒng)設(shè)計(jì)的最根本的原則就是使阻抗最小。最有效的設(shè)計(jì)方法就是在這個(gè)原則指導(dǎo)下產(chǎn)生的。

為了理解電源輸出阻抗（內(nèi)阻）的概念，我們回憶一下電源內(nèi)阻的定義：斷開負(fù)載，從負(fù)載端看進(jìn)去，恒壓源短路，橫流源斷路。如圖6所示。

圖6 電源內(nèi)阻等效圖

從圖6（b）可以看出，并聯(lián)電容后從負(fù)載端看過去電源的內(nèi)阻發(fā)生新的變化，即Z’=Z//Z1,其中Z1為電容的容抗?？梢娦碌膬?nèi)阻Z’

圖6中的電容容抗，不能簡單的使用jwC進(jìn)行計(jì)算，因?yàn)殡娙莶皇抢硐肽Ｐ?，它包含ESR，ESL，而這些需要實(shí)測模型。圖7為47uF的鉭電容的|Z|曲線。它反映了該電容在不同頻率下的阻抗值（不考慮相位信息）。從圖中可以看出，該電容阻抗最低的點(diǎn)表現(xiàn)在700K頻率時(shí)，阻抗是8毫歐。

圖7 47uF鉭電容的Z曲線

這個(gè)曲線圖是實(shí)測值，包含了該電容的所有信息（除相位外）。

比如：它包含了電容的容量信息，一般容量越大的電容諧振點(diǎn)越低，要達(dá)到700k的諧振點(diǎn)，只有這種容值附近的電容才能夠達(dá)到。0.1uf電容無論如何也達(dá)不到這個(gè)頻點(diǎn)。它包含了ESL信息，假設(shè)ESL=0，則曲線是一條有斜率的直線。它也包含了ESR信息，比如諧振點(diǎn)處的8毫歐就是它的ESR值。所以，假如我們使用阻抗特性描述電容時(shí)，大家千萬不要再使用蓄流的概念理解，比如，PMU上使用10uF電容和使用4.7uf電容從阻抗曲線上看有一些區(qū)別，但我們可以接受，此時(shí)千萬不要再以蓄流為理由說10uF比4.7uF儲能多，所以效果好，兩種研究方法是從不同角度去分析同一個(gè)問題，交織在一起會混亂。建議使用阻抗法分析，可以做到定量分析。

舉例說明，比如我們設(shè)計(jì)防浪涌電路，一般浪涌信號的波形如圖8所示。

圖8 0.5us-100kHz的浪涌波形

假設(shè)我們要消除圖8所示的浪涌波形，需要加電容，但加多大的電容，如果從電容充放電角度去分析非常復(fù)雜，一兩頁紙張都不容易講明白。但假如從阻抗角度分析，我們只需要一個(gè)簡單的要求，即加一顆電容，使得圖8所示的諧波被短路到GND，浪涌就消除了。怎么實(shí)現(xiàn)這個(gè)要求呢，必須選擇一顆電容，使得該電容對于該浪涌信號的頻率下的阻抗最低即可。所以思路清晰了，按照兩部走：

1 確定浪涌信號的頻率。圖8可以看出浪涌信號近似于正弦波，基波頻率大概為100khz，只有在起始瞬間會有一些高次諧波，對于這個(gè)高次諧波可以估計(jì)一下，大概為幾Mhz級別。

2 尋找兩顆電容，一顆諧振點(diǎn)在100kHz的電容去消除浪涌信號中的基波信號。再找一顆諧振點(diǎn)在幾Mhz的電容去消除浪涌信號中的高次諧波。假如對浪涌信號的高次諧波預(yù)估不確切，可以多加幾顆其他可能的頻段的電容。

實(shí)際操作中發(fā)現(xiàn)，即使470uf的電容，其諧振點(diǎn)也在200k，100khz的諧振點(diǎn)的電容估計(jì)更大。而手機(jī)根本不可能放置這么大的電容，所以只能看47uF（手機(jī)能放置的最大電容）對于100kz的阻抗了。470uF在200khz時(shí)阻抗為3毫歐，在100khz時(shí)為5毫歐姆。47uf在100khz時(shí)阻抗為40毫歐姆?？梢越邮?，如果再并聯(lián)一顆47uF電容，則100khz時(shí)阻抗減半，為20毫歐。個(gè)人認(rèn)為對于浪涌信號，短路電阻為0.1歐姆以內(nèi)就可以滿足要求。根據(jù)這個(gè)要求，電容還可以變小一些。電容對于靜電防護(hù)的原理也是一樣的，防護(hù)之前必須知道靜電的頻譜。

對于圖3那樣的電容布局，實(shí)際上3顆47uF電容都對于浪涌有防護(hù)作用，但這三顆又不是直接的并聯(lián)關(guān)系，下面詳細(xì)分析這三顆電容對于靜電防護(hù)的實(shí)際模型。

假如浪涌是從電池連接器處進(jìn)入，則應(yīng)該分析電池連接器處的阻抗。如圖9所示，對于圖3的布局電容進(jìn)行了等效，等效之后可以看出，Zc1，Zc2布局位置較遠(yuǎn)，對于浪涌的防護(hù)不能使用電容測試模型，LX的加入，電容的|Z|曲線會向左邊偏移，RX的加入，|Z|曲線會向上平移。移動的大小取決于LX，Rx的量值，這些都使得電容對于浪涌的防護(hù)能力變差。具體可以通過PCB仿真實(shí)現(xiàn)，通過仿真可以獲知連接器入口處100khz的阻抗，從而知道對于浪涌防護(hù)的效果。一般來說，100k低頻段，Lx的影響可以忽略。

圖9 三顆不同位置的47uF電容對于浪涌的防護(hù)示意圖

從上圖可以看出，布局源的電容實(shí)際上也對浪涌的防護(hù)起到了作用，只是作用沒有布局在連接器處得效果好，至于差別多少需要仿真去量化。

引申到我們工作中的例子，PA旁邊放置22uF電容的作用是干什么的，2012解釋為浪涌防護(hù)，而且還要求必須布置在pin腳附近，對于這個(gè)我不太理解，浪涌從哪里來？若從連接器處來，則應(yīng)該優(yōu)先布置在連接器附近。若從減小電壓跌落角度考慮，我們來看看這個(gè)模型

從儲能角度更好理解，PA需要電流時(shí)導(dǎo)致電壓跌落，如果電容供給PA一部分電流，會小電壓跌落，但是能減小多少呢，沒辦法量化。而從阻抗的角度分析，電源上出現(xiàn)了一個(gè)217Hz的方波，我們需要加電容將這個(gè)方波（可以認(rèn)為是干擾波）短路到GND。方波的頻譜包含了217Hz及其幾次倍頻，幅值最大的部分在基波，我們要首先想辦法濾除基波，濾除的辦法是找一顆諧振點(diǎn)在217Hz的電容，對于這么低的一個(gè)頻率，我們可以認(rèn)為ESL對其沒有影響，那么電容容抗可以用理想模型1/jwc來計(jì)算，假設(shè)理想的阻抗為0.1歐姆，那么通過計(jì)算，需要的電容容量為7338uF。即使用標(biāo)稱6800,1000uf之類的電容濾波才能看到明顯效果。那么我們22uF電容能有多大能耐呢！只能濾除一些倍頻頻譜。

從此例子可以看出，從儲能角度能夠解釋的，使用阻抗也能解釋，且使用阻抗分析方法可以很容易做到定量分析。

電源去耦涉及到很多問題：總的電容量多大才能滿足要求？如何確定這個(gè)值？選擇那些電容值？放多少個(gè)電容？選什么材質(zhì)的電容？電容如何安裝到電路板上？電容放置距離有什么要求？下面分別介紹。

目標(biāo)阻抗（Target Impedance）定義為：

為要進(jìn)行去耦的電源電壓等級，常見的有5V、3.3V、1.8V、1.26V、1.2V 等。

為允許的電壓波動，在電源噪聲余量一節(jié)中我們已經(jīng)闡述過了，典型值為2.5%。

為負(fù)載芯片的最大瞬態(tài)電流變化量。該定義可解釋為：能滿足負(fù)載最大瞬態(tài)電流供應(yīng)，且電壓變化不超過最大容許波動范圍的情況下，電源系統(tǒng)自身阻抗的最大值。超過這一阻抗值，電源波動將超過容許范圍。

對目標(biāo)阻抗有兩點(diǎn)需要說明：

1、目標(biāo)阻抗是電源系統(tǒng)的瞬態(tài)阻抗，是對快速變化的電流表現(xiàn)出來的一種阻抗特性。

2 、目標(biāo)阻抗和一定寬度的頻段有關(guān)。在感興趣的整個(gè)頻率范圍內(nèi)，電源阻抗都不能超過這個(gè)值。阻抗是電阻、電感和電容共同作用的結(jié)果，因此必然與頻率有關(guān)。感興趣的整個(gè)頻率范圍有多大？這和負(fù)載對瞬態(tài)電流的要求有關(guān)。顧名思義，瞬態(tài)電流是指在極短時(shí)間內(nèi)電源必須提供的電流。如果把這個(gè)電流看做信號的話，相當(dāng)于一個(gè)階躍信號，具有很寬的頻譜，這一頻譜范圍就是我們感興趣的頻率范圍。

需要多大的電容量：

有兩種方法確定所需的電容量。第一種方法利用電源驅(qū)動的負(fù)載計(jì)算電容量。這種方法沒有考慮ESL 及ESR 的影響，因此很不精確，但是對理解電容量的選擇有好處。第二種方法就是利用目標(biāo)阻抗（Target Impedance）來計(jì)算總電容量，這是業(yè)界通用的方法，得到了廣泛驗(yàn)證。你可以先用這種方法來計(jì)算，然后做局部微調(diào)，能達(dá)到很好的效果，如何進(jìn)行局部微調(diào)，是一個(gè)更高級的話題。下面分別介紹兩種方法。

方法一：利用電源驅(qū)動的負(fù)載計(jì)算電容量

設(shè)負(fù)載（容性）為 30pF，要在 2ns 內(nèi)從 0V 驅(qū)動到 3.3V，瞬態(tài)電流為：

如果共有36 個(gè)這樣的負(fù)載需要驅(qū)動，則瞬態(tài)電流為：36*49.5mA=1.782A。假設(shè)容許電壓波動為：3.3*2.5%=82.5 mV，所需電容量為

C=I*dt/dv=1.782A*2ns/0.0825V=43.2nF

說明：所加的電容實(shí)際上作為抑制電壓波紋的儲能元件，該電容必須在2ns 內(nèi)為負(fù)載提供1.782A 的電流，同時(shí)電壓下降不能超過82.5 mV，因此電容值應(yīng)根據(jù) 82.5 mV 來計(jì)算。記?。弘娙莘烹娊o負(fù)載提供電流，其本身電壓也會下降，但是電壓下降的量不能超過82.5mV（容許的電壓波紋）。這種計(jì)算沒什么實(shí)際意義，之所以放在這里說一下，是為了讓大家對去耦原理認(rèn)識更深。

方法二：利用目標(biāo)阻抗計(jì)算電容量

為了清楚的說明電容量的計(jì)算方法，我們用一個(gè)例子。要去耦的電源為1.2V，容許電壓波動為2.5%，最大瞬態(tài)電流 600mA，

第一步：計(jì)算目標(biāo)阻抗

第二步：確定穩(wěn)壓電源頻率響應(yīng)范圍。

和具體使用的電源片子有關(guān)，通常在 DC 到幾百 kHz 之間。這里設(shè)為 DC 到 100kHz。在100kHz 以下時(shí)，電源芯片能很好的對瞬態(tài)電流做出反應(yīng)，高于 100kHz 時(shí)，表現(xiàn)為很高的阻抗，如果沒有外加電容，電源波動將超過允許的 2.5%。為了在高于 100kHz 時(shí)仍滿足電壓波動小于 2.5%要求，應(yīng)該加多大的電容？

第三步：計(jì)算 bulk 電容量

當(dāng)頻率處于電容自諧振點(diǎn)以下時(shí)，電容的阻抗可近似表示為：

頻率 f 越高，阻抗越小，頻率越低，阻抗越大。在感興趣的頻率范圍內(nèi)，電容的最大阻抗不能超過目標(biāo)阻抗，因此使用 100kHz 計(jì)算（電容起作用的頻率范圍的最低頻率，對應(yīng)電容最高阻抗）。

第四步：計(jì)算 bulk 電容的最高有效頻率

當(dāng)頻率處于電容自諧振點(diǎn)以上時(shí)，電容的阻抗可近似表示為：

頻率 f 越高，阻抗越大，但阻抗不能超過目標(biāo)阻抗。假設(shè) ESL 為 5nH，則最高有效頻率為：

樣一個(gè)大的電容能夠讓我們把電源阻抗在100kHz 到1.6MHz 之間控制在目標(biāo)阻抗之下。當(dāng)頻率高于1.6MHz 時(shí)，還需要額外的電容來控制電源系統(tǒng)阻抗。

第五步：計(jì)算頻率高于1.6MHz 時(shí)所需電容

如果希望電源系統(tǒng)在500MHz 以下時(shí)都能滿足電壓波動要求，就必須控制電容的寄生電感量。必須滿足

所以有：

假設(shè)使用 0402 封裝陶瓷電容，寄生電感約為 0.4nH，加上安裝到電路板上后

過孔的寄生電感（本文后面有計(jì)算方法）假設(shè)為 0.6nH，則總的寄生電感為 1 nH。為了滿足總電感不大于 0.16 nH 的要求，我們需要并聯(lián)的電容個(gè)數(shù)為：1/0.016=62.5 個(gè)，因此需要 63 個(gè) 0402 電容。

為了在 1.6MHz 時(shí)阻抗小于目標(biāo)阻抗，需要電容量為：

因此每個(gè)電容的電容量為 1.9894/63=0.0316 uF。

綜上所述，對于這個(gè)系統(tǒng)，我們選擇 1 個(gè) 31.831 uF 的大電容和 63 個(gè) 0.0316 uF 的小電容即可滿足要求。