典型的中規(guī)模集成組合邏輯電路如編碼器，譯碼器，數(shù)據(jù)選擇器，數(shù)據(jù)分配器，數(shù)值比較器，算術(shù)/邏輯運(yùn)算單元。

對(duì)于一個(gè)邏輯電路，其輸出狀態(tài)在任何時(shí)刻只取決于同一時(shí)刻的輸入狀態(tài)，而已電路原來(lái)的狀態(tài)無(wú)關(guān)，這種電路被定義為組合邏輯電路。

1.1 組合邏輯電路的分析

組合邏輯電路的結(jié)構(gòu)具有如下特點(diǎn)：

（1）輸入，輸出之間沒(méi)有反饋延時(shí)通路。

（2） 電路中不含具有記憶功能元件。

分析組合邏輯電路的目的是，對(duì)于一個(gè)給定的邏輯電路，確定其邏輯功能。分析組合邏輯電路的步驟大致如下：

（1） 根據(jù)邏輯電路，從輸入到輸出，寫(xiě)出各級(jí)邏輯函數(shù)表達(dá)式，直到寫(xiě)出最后輸出端與輸入信號(hào)的邏輯函數(shù)表達(dá)式。

（2） 將各邏輯函數(shù)表達(dá)式化簡(jiǎn)和變換，已得到最簡(jiǎn)單的表達(dá)式。

（3） 根據(jù)化簡(jiǎn)后的邏輯列出真值表。

（4） 根據(jù)真值表和化簡(jiǎn)后的邏輯表達(dá)式對(duì)邏輯電路進(jìn)行分析，最后確定其動(dòng)能。

例如：

（1） 奇/偶校驗(yàn)電路

（2） 二進(jìn)制碼求反碼電路

1.2 組合邏輯電路的設(shè)計(jì)

對(duì)于提出的實(shí)際邏輯問(wèn)題，得出滿(mǎn)足這一邏輯問(wèn)題的邏輯電路。通常要求電路簡(jiǎn)單，所用器件的種類(lèi)和每種器件的數(shù)目盡可能的少，用代數(shù)法和卡諾圖法來(lái)化簡(jiǎn)邏輯函數(shù)，就是為了得到最簡(jiǎn)的邏輯表達(dá)式。

組合邏輯電路的設(shè)計(jì)步驟如下：

（1） 明確實(shí)際問(wèn)題的邏輯功能。許多實(shí)際設(shè)計(jì)要求是用文字描述的，因此，需要確定實(shí)際問(wèn)題的邏輯功能，并確定輸入，輸出變量數(shù)及表示符號(hào)。

（2） 根據(jù)對(duì)電路邏輯功能的要求，列出真值表。

（3） 由真值表寫(xiě)出邏輯表達(dá)式。

（4） 化簡(jiǎn)和變換邏輯表達(dá)式，從而畫(huà)出邏輯圖。

例如：

（1）三車(chē)（特快，直快，慢車(chē)）進(jìn)站。

（2）碼轉(zhuǎn)化電路（將4位格雷碼轉(zhuǎn)換為二進(jìn)制碼）。

2.1 編碼器

用一個(gè)二進(jìn)制代碼表示特定含義的信息稱(chēng)為編碼。具有編碼功能的邏輯電路稱(chēng)為編碼器。它有n位2進(jìn)制碼輸出，與2的n次方個(gè)輸入相應(yīng)，例如4線(xiàn)--2線(xiàn)普通編碼器，輸入I0到I3任何時(shí)刻都只能有一個(gè)取值為1，并且有一組對(duì)應(yīng)的Y1Y0二進(jìn)制碼輸出。除表中列出的4個(gè)輸入變量的4種取值組合有效外，其余12種組合所對(duì)應(yīng)的輸出均應(yīng)為0。

根據(jù)真值表寫(xiě)表達(dá)式的原則是：對(duì)于輸入或輸出變量，凡取1值的用原變量表示，取值0值的用反變量表示。

在普通編碼器中，當(dāng)輸入有兩個(gè)或者是兩個(gè)以上的取值同時(shí)為1時(shí)，輸出就會(huì)出現(xiàn)錯(cuò)誤編碼，輸出全是00，而在實(shí)際應(yīng)用中又會(huì)遇到這種情況，比如快慢車(chē)同時(shí)到站，所以必須設(shè)置優(yōu)先級(jí)別。也就是識(shí)別這類(lèi)請(qǐng)求信號(hào)的優(yōu)先級(jí)別并進(jìn)行編碼的邏輯不見(jiàn)稱(chēng)為優(yōu)先編碼器。由于真值表里包括了無(wú)關(guān)項(xiàng)，所以邏輯表達(dá)式比普通編碼器簡(jiǎn)單些。

但還是會(huì)出現(xiàn)問(wèn)題，當(dāng)輸入都是0時(shí)，輸出時(shí)0，當(dāng)最高位輸入為1時(shí)，輸出也是0。計(jì)算機(jī)的鍵盤(pán)輸入邏輯電路就是由編碼器組成的。當(dāng)任意鍵被按下時(shí)，GS會(huì)為1，表示有信號(hào)輸入，當(dāng)沒(méi)有鍵按下時(shí)GS=0，表示無(wú)信號(hào)輸入，此時(shí)輸出代碼無(wú)效。

2.2 譯碼器/數(shù)據(jù)分配器

在數(shù)字電路中常常需要碼轉(zhuǎn)換電路，將一種代碼轉(zhuǎn)換為另一種代碼。譯碼器和編碼器都是碼轉(zhuǎn)換電路。

譯碼器是編碼器的逆過(guò)程，可以分為兩種，一種是將一系列代碼轉(zhuǎn)換成與之一一對(duì)應(yīng)的有效信號(hào)。這種譯碼器可稱(chēng)為唯一地址譯碼器，它常用于計(jì)算機(jī)中對(duì)存儲(chǔ)器單元地址的譯碼。另一種是將一種代碼轉(zhuǎn)換成另一種代碼，所以也稱(chēng)代碼變換器。

數(shù)據(jù)分配器是將公共數(shù)據(jù)線(xiàn)上的數(shù)據(jù)根據(jù)需要送到不同的通道上去，實(shí)現(xiàn)數(shù)據(jù)分配功能的邏輯電路稱(chēng)為數(shù)據(jù)分配器，它相當(dāng)于多輸出的單刀多擲開(kāi)關(guān)。

2.3 數(shù)據(jù)選擇器（略）

2.4 數(shù)值比較器

在數(shù)字系統(tǒng)中，特別在計(jì)算機(jī)中常需要對(duì)兩個(gè)數(shù)的大小進(jìn)行比較。數(shù)值比較器就是對(duì)兩個(gè)二進(jìn)制數(shù)A，B進(jìn)行比較的邏輯電路，比較結(jié)果有三種A》B，A《B，A=B三種情況。

常用的中規(guī)模集成數(shù)值比較器有CMOS和TTL的產(chǎn)品。74X85是4位數(shù)值比較器，74X682是8位數(shù)值比較器。

2.5 算術(shù)運(yùn)算電路

半加器，全加器，多位數(shù)加法器