在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何通過虛擬制造提高7nm良率

lPCU_elecfans ? 來源:泛林集團(tuán) ? 作者:泛林集團(tuán) ? 2020-09-04 17:39 ? 次閱讀

通過失效分類、良率預(yù)測(cè)和工藝窗口優(yōu)化實(shí)現(xiàn)良率預(yù)測(cè)和提升 器件的良率在很大程度上依賴于適當(dāng)?shù)墓に?a target="_blank">規(guī)格設(shè)定和對(duì)制造環(huán)節(jié)的誤差控制,在單元尺寸更小的先進(jìn)節(jié)點(diǎn)上就更是如此。過去為了識(shí)別和防止工藝失效,必須要通過大量晶圓的制造和測(cè)試來收集數(shù)據(jù),然后對(duì)采集到的數(shù)據(jù)進(jìn)行相關(guān)性分析,整個(gè)過程費(fèi)時(shí)且昂貴。如今半導(dǎo)體虛擬制造工具(例如SEMulator3D)的出現(xiàn)改變了這一現(xiàn)狀,讓我們可以在“虛擬”環(huán)境下完成以上實(shí)驗(yàn)。甚至在硅材料中進(jìn)行工藝實(shí)驗(yàn)之前,虛擬制造就可以用于了解工藝之間的相互影響和工藝步驟靈敏度以實(shí)現(xiàn)最大化良率。本文將通過一個(gè)簡(jiǎn)單示例來演示如何通過虛擬制造來提升7nm節(jié)點(diǎn)特定結(jié)構(gòu)的良率,其中使用到的技術(shù)包括失效分類、良率預(yù)測(cè)和工藝窗口優(yōu)化。

良率提升與失效分類

A.失效分類定義 邊緣定位誤差是導(dǎo)致后段制程良率損失的主要失效模式[1]。下面用簡(jiǎn)單實(shí)例說明,假設(shè)M1由金屬A(MA)和金屬B(MB)組成【通常由LELE(光刻-刻蝕-光刻-刻蝕),或自對(duì)準(zhǔn)雙重圖形化技術(shù)(SADP)工藝產(chǎn)生】,而接觸孔(VC)被設(shè)計(jì)連接到MB。 金屬關(guān)鍵尺寸CD(或SADP工藝中的心軸CD)或VC CD或金屬至VC的套準(zhǔn)精度存在工藝誤差,會(huì)引起因通孔和金屬層之間產(chǎn)生邊緣定位誤差而導(dǎo)致的良率損失。 如下失效分類分別對(duì)應(yīng)不同的CD和套準(zhǔn)誤差組合(見圖1):

高接觸電阻(HR):VC和MB接觸面積過小

VC-MA漏電(VML):VC至MA的距離過小

MA-MB漏電(MML):MA至MB的距離過小

VC-MB開路(VMO):VC未接觸MB,兩者之間沒有重疊

VC-MA短路(VMS):VC接觸MA,兩者之間有部分重疊

圖1. 分類圖示(a)合格,(b)HR,(c)VML,(d)MML,(e)VMO,(f)VMS B.結(jié)構(gòu)構(gòu)建與校準(zhǔn),以及失效模式生成與識(shí)別 為了演示如何通過虛擬制造提高良率,現(xiàn)構(gòu)建一個(gè)7nm的 VC和M1工藝。在生成并校準(zhǔn)虛擬工藝結(jié)構(gòu)之后,執(zhí)行一系列虛擬量測(cè)步驟。圖2展示了在虛擬結(jié)構(gòu)上相應(yīng)的測(cè)量位置,根據(jù)測(cè)量結(jié)果,可以將當(dāng)前失效納入相應(yīng)的失效分類。

圖2 虛擬測(cè)量(結(jié)構(gòu)檢索)(a)VA-MA最小接觸面積,(b)VA-MB最小距離,(c)MA-MB最小距離,(d)VB-MB最大接觸面積 基于特定的規(guī)格和規(guī)則,可以根據(jù)測(cè)量結(jié)果自動(dòng)實(shí)現(xiàn)失效模式分類。 C.良率預(yù)測(cè)和失效模式排行 在實(shí)際的制造過程中,心軸/通孔 CD和套準(zhǔn)精度等工藝參數(shù)被控制在以目標(biāo)值為中心一定寬度的范圍內(nèi)分布。通過SEMulator3D可自動(dòng)執(zhí)行實(shí)驗(yàn)設(shè)計(jì)(DOE)并生成和收集由用戶定義的平均值和范圍寬度/標(biāo)準(zhǔn)差。根據(jù)收集的數(shù)據(jù)和預(yù)先設(shè)定的良率規(guī)則,即可計(jì)算出合格率或良率(即在特定輸入條件下,通過合格次數(shù)與檢驗(yàn)總次數(shù)的比率)。用戶還可以根據(jù)生成的測(cè)量結(jié)果與失效規(guī)則做對(duì)比,對(duì)失效進(jìn)行自定義分類。 我們首先確定了MCD(心軸CD)、VCD(通孔CD)、SPT(側(cè)墻厚度)和MVO(軸心-VCX軸方向套準(zhǔn)精度)的均值移動(dòng)范圍及其分布寬度,之后執(zhí)行實(shí)驗(yàn)設(shè)計(jì),用蒙特卡洛模擬方法執(zhí)行3000次虛擬實(shí)驗(yàn)測(cè)試。圖3(a, b)為四種不同輸入條件下的失效類別匯總條形圖和良率匯總表,通過這些圖表可以看出特定輸入條件下發(fā)生各種失效的概率大小并由此判斷出各類失效模式對(duì)良率的影響。

圖3. 特定MCD/ VCD/ MVO條件下的良率情況。(a)失效模式條形圖,(b)良率匯總 D.工藝窗口優(yōu)化 在工藝開發(fā)過程中,開展上述分析可能會(huì)引發(fā)一系列其他問題,例如預(yù)測(cè)所得的良率是否合理?是否可通過調(diào)整規(guī)格均值獲得更高的良率?放寬工藝分布寬度要求的同時(shí)能否保持良率?如果無法達(dá)到滿意的良率結(jié)果,是否可以通過收緊分布寬度以達(dá)到目標(biāo)良率,以及收緊程度如何?要回答上述問題就要用到SEMulator3D中的工藝窗口優(yōu)化(PWO)功能。該功能可以自動(dòng)搜索具有固定分布寬度的均值組合,然后再根據(jù)所收集的數(shù)據(jù)得出最高良率(合格率)的最佳工藝窗口。 表1 所示為工藝參數(shù)優(yōu)化前,優(yōu)化后,優(yōu)化后+收緊SPT厚度條件下的良率及其對(duì)應(yīng)的工藝窗口。通過該表可以看出,只需優(yōu)化工藝規(guī)格均值即可將良率從48.4%提高至96.6%,接下來只需進(jìn)一步收緊SPT分布寬度值即可獲得99%的目標(biāo)良率。

表1.不同輸入條件下的良率匯總表

結(jié)論

本文探討了如何通過虛擬制造提高良率。文中實(shí)例采用了因邊緣定位誤差導(dǎo)致VC-M1良率損失的7nm 6T SRAM模型,采用的技術(shù)包括結(jié)構(gòu)構(gòu)建、模型校準(zhǔn)、虛擬量測(cè)、失效分類、良率預(yù)測(cè)和工藝窗口優(yōu)化。分析結(jié)果表明通過工藝窗口優(yōu)化功能和收緊規(guī)格要求可以將良率從48.4%提高到99.0%。可以看出,虛擬制造可廣泛應(yīng)用于各種良率提升研究,而這些研究的結(jié)果將推動(dòng)半導(dǎo)體工藝和技術(shù)的發(fā)展。 作者:泛林集團(tuán)


原文標(biāo)題:如何識(shí)別和防止7nm工藝失效

文章出處:【微信公眾號(hào):電子發(fā)燒友網(wǎng)】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 7nm
    7nm
    +關(guān)注

    關(guān)注

    0

    文章

    267

    瀏覽量

    35347

原文標(biāo)題:如何識(shí)別和防止7nm工藝失效

文章出處:【微信號(hào):elecfans,微信公眾號(hào):電子發(fā)燒友網(wǎng)】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    集成電路制造損失來源及分類

    本文介紹了集成電路制造損失來源及分類。 的定義
    的頭像 發(fā)表于 01-20 13:54 ?65次閱讀
    集成電路<b class='flag-5'>制造</b>中<b class='flag-5'>良</b><b class='flag-5'>率</b>損失來源及分類

    如何提高錫膏印刷

    提高錫膏印刷,可以從以下幾個(gè)方面著手。
    的頭像 發(fā)表于 01-07 16:00 ?89次閱讀

    臺(tái)積電2nm芯片試產(chǎn)達(dá)60%以上,有望明年量產(chǎn)

    近日,全球領(lǐng)先的半導(dǎo)體制造商臺(tái)積電在新竹工廠成功試產(chǎn)2納米(nm)芯片,并取得了令人矚目的成果。試產(chǎn)結(jié)果顯示,該批2nm芯片的已達(dá)到60
    的頭像 發(fā)表于 12-09 14:54 ?522次閱讀

    虛擬制作技術(shù)在廣告領(lǐng)域中的應(yīng)用與挑戰(zhàn)

    技術(shù)的每一次革新都為創(chuàng)意的實(shí)現(xiàn)提供了更多可能。隨著虛擬制作技術(shù)日趨成熟及其在廣告領(lǐng)域全流程的應(yīng)用,廣告內(nèi)容制作進(jìn)入到了更高效的數(shù)字化時(shí)代。在剛剛落幕的第三屆上海國(guó)際虛擬制作大會(huì)暨展覽會(huì)(VPS
    的頭像 發(fā)表于 12-06 09:39 ?475次閱讀

    晶圓制造限制因素簡(jiǎn)述(1)

    。累積等于這個(gè)單獨(dú)電路的簡(jiǎn)單累積fab計(jì)算。請(qǐng)注意,即使有非常高的單個(gè)站點(diǎn),隨著晶圓
    的頭像 發(fā)表于 10-09 09:50 ?605次閱讀
    晶圓<b class='flag-5'>制造</b><b class='flag-5'>良</b><b class='flag-5'>率</b>限制因素簡(jiǎn)述(1)

    淺談?dòng)绊懢A分選的因素(2)

    在晶圓制造率部分討論的工藝變化會(huì)影響晶圓分選。在制造區(qū)域,通過抽樣檢查和測(cè)量技術(shù)檢測(cè)工藝變
    的頭像 發(fā)表于 10-09 09:45 ?593次閱讀
    淺談?dòng)绊懢A分選<b class='flag-5'>良</b><b class='flag-5'>率</b>的因素(2)

    晶圓制造限制因素簡(jiǎn)述(2)

    硅晶圓相對(duì)容易處理,并且良好的實(shí)踐和自動(dòng)設(shè)備已將晶圓斷裂降至低水平。然而,砷化鎵晶圓并不是那么堅(jiān)韌,斷裂是主要的晶圓限制因素。在砷化鎵制造線上,電路的售價(jià)很高,通常會(huì)處理部分晶圓。
    的頭像 發(fā)表于 10-09 09:39 ?554次閱讀
    晶圓<b class='flag-5'>制造</b><b class='flag-5'>良</b><b class='flag-5'>率</b>限制因素簡(jiǎn)述(2)

    所謂的7nm芯片上沒有一個(gè)圖形是7nm

    本身做過深入解釋和探討當(dāng)然,關(guān)于國(guó)產(chǎn)7nm工藝技術(shù)的具體來源細(xì)節(jié),我其實(shí)了解也不多,也不方便公開討論。但至少我覺得有必要寫些文字給非半導(dǎo)體制造行業(yè)的人士講解一下,一
    的頭像 發(fā)表于 10-08 17:12 ?409次閱讀
    所謂的<b class='flag-5'>7nm</b>芯片上沒有一個(gè)圖形是<b class='flag-5'>7nm</b>的

    廣立微INF-AI助力格科微產(chǎn)品提升

    AI技術(shù)在半導(dǎo)體設(shè)計(jì)、制造和優(yōu)化等方面的應(yīng)用日益深入。在設(shè)計(jì)階段,AI可以通過機(jī)器學(xué)習(xí)算法,提高芯片性能和能效。在制造過程中,AI用于預(yù)測(cè)和檢測(cè)缺陷,優(yōu)化生產(chǎn)流程,快速提升
    的頭像 發(fā)表于 07-27 10:37 ?840次閱讀
    廣立微INF-AI助力格科微產(chǎn)品<b class='flag-5'>良</b><b class='flag-5'>率</b>提升

    半導(dǎo)體工藝之生產(chǎn)力和工藝

    晶圓實(shí)際被加工的時(shí)間可以以天為單位來衡量。但由于在工藝站點(diǎn)的排隊(duì)以及由于工藝問題導(dǎo)致的臨時(shí)減速,晶圓通常在制造區(qū)域停留數(shù)周。晶圓等待的時(shí)間越長(zhǎng),增加了污染的機(jī)會(huì),這會(huì)降低晶圓分選。向準(zhǔn)時(shí)制
    的頭像 發(fā)表于 07-01 11:18 ?1086次閱讀
    半導(dǎo)體工藝之生產(chǎn)力和工藝<b class='flag-5'>良</b><b class='flag-5'>率</b>

    三星3nm芯片低迷,量產(chǎn)前景不明

    近期,三星電子在半導(dǎo)體制造領(lǐng)域遭遇挑戰(zhàn),其最新的Exynos 2500芯片在3nm工藝上的生產(chǎn)持續(xù)低迷,目前仍低于20%,遠(yuǎn)低于行業(yè)通常要求的60%量產(chǎn)標(biāo)準(zhǔn)。這一情況引發(fā)了業(yè)界對(duì)三
    的頭像 發(fā)表于 06-24 18:22 ?1561次閱讀

    傳三星電子12nm級(jí)DRAM內(nèi)存不足五成

    近日,據(jù)韓國(guó)媒體報(bào)道,三星在其1b nm(即12nm級(jí))DRAM內(nèi)存生產(chǎn)過程中遇到了不足的挑戰(zhàn)。目前,該制程的
    的頭像 發(fā)表于 06-12 10:53 ?716次閱讀

    存內(nèi)計(jì)算——助力實(shí)現(xiàn)28nm等效7nm功效

    可重構(gòu)芯片嘗試在芯片內(nèi)布設(shè)可編程的計(jì)算資源,根據(jù)計(jì)算任務(wù)的數(shù)據(jù)流特點(diǎn),動(dòng)態(tài)構(gòu)造出最適合的計(jì)算架構(gòu),國(guó)內(nèi)團(tuán)隊(duì)設(shè)計(jì)并在12nm工藝下制造的CGRA芯片,已經(jīng)在標(biāo)準(zhǔn)測(cè)試集上實(shí)現(xiàn)了和7nm的GPU基本相
    的頭像 發(fā)表于 05-17 15:03 ?2035次閱讀
    存內(nèi)計(jì)算——助力實(shí)現(xiàn)28<b class='flag-5'>nm</b>等效<b class='flag-5'>7nm</b>功效

    2024年全球與中國(guó)7nm智能座艙芯片行業(yè)總體規(guī)模、主要企業(yè)國(guó)內(nèi)外市場(chǎng)占有及排名

    市場(chǎng)分析、供應(yīng)鏈分析、主要企業(yè)情況、市場(chǎng)份額、并購(gòu)、擴(kuò)張等 如果您有興趣查閱詳情和報(bào)價(jià),請(qǐng)薇?: chenyu-youly確認(rèn)。 報(bào)告摘要 本文側(cè)重研究全球7nm智能座艙芯片總體規(guī)模及主要廠商占有
    發(fā)表于 03-16 14:52

    品學(xué)習(xí)在高制造業(yè)中缺陷檢測(cè)的應(yīng)用

    電子制造行業(yè)正逐步邁向高度“數(shù)智化”時(shí)代,越來越多的企業(yè)開始采用AI機(jī)器視覺技術(shù)進(jìn)行缺陷檢測(cè)和品質(zhì)管控。由于良品率極高,在大量正常的產(chǎn)品中,收集缺陷樣本既耗時(shí)又低效。而模擬制造缺陷品也絕非易事,產(chǎn)品
    的頭像 發(fā)表于 01-26 08:25 ?795次閱讀
    <b class='flag-5'>良</b>品學(xué)習(xí)在高<b class='flag-5'>良</b><b class='flag-5'>率</b><b class='flag-5'>制造</b>業(yè)中缺陷檢測(cè)的應(yīng)用
    主站蜘蛛池模板: 亚洲wwww| 色综合久久丁香婷婷| 色爱综合区五月小说| 狠狠插狠狠插| 波多野结衣一级特黄毛片| 成人精品综合免费视频| 26uuu欧美日本| 黄色xxxx| 女人的逼毛片| 亚洲综合丁香婷婷六月香| 天天摸夜夜摸夜夜狠狠摸| 欧美综合精品一区二区三区| 久久精品亚洲一级毛片| 国产盗摄女子私密保健视频| 综合网在线观看| 天天爱天天做色综合| 国产自在自线午夜精品视频在| 日本xxxxxx69| 国产成人毛片亚洲精品不卡| 性欧美xxxx乳高跟| 欧美性狂猛xxxxxbbbbb| 狠狠狠狠狠狠狠狠| 午夜一区二区三区| 成人影院在线观看视频| 日本一区免费看| 婷婷月| 你懂的网址在线观看| 丁香花小说| 欧美成人免费观看bbb| 2021精品综合久久久久| 久久精品国产免费中文| 色婷婷六月丁香在线观看| 久久狠狠色噜噜狠狠狠狠97| 午夜视频在线观看视频| 91网站网站网站在线| 国产精品一久久香蕉产线看| 色婷婷丁香六月| 高清毛片一区二区三区| 狠狠干狠狠搞| 老师解胸罩喂我吃奶| 日本三级黄色录像|