高頻傳輸介質(zhì)使接收器難以解釋正確的信息。由于傳輸介質(zhì)，發(fā)生以下傳輸損耗：

1.1 介電吸收：高頻介質(zhì)中的信號使PCB介電材料吸收信號能量。它降低了信號強度。只能通過選擇理想的PCB材料來控制它。

1.2集膚效應：高頻信號還負責產(chǎn)生電流值變化的波形。此類信號具有其自感值，該值會在高頻下引發(fā)增加的感抗。它會減少PCB表面的導電面積，增加電阻并降低信號強度?？梢酝ㄟ^增加磁道寬度來減小趨膚效應，但并非總是可行的。

高速PCB設計中的衰減控制

除了精心選擇PCB絕緣體材料和走線布局外，還可以通過包括可編程差分輸出電壓，預加重和接收器均衡來降低信號衰減。差分輸出電壓的增加有助于改善接收器處的信號。預加重是僅通過增加第一個發(fā)射符號的電平來增強高頻信號分量的方法。接收器均衡電路衰減低頻信號分量，以覆蓋傳輸線損耗。

2.高速PCB設計中的串擾

作為電子行業(yè)的狂熱者，我們都知道電流（例如信號）何時通過電線傳播，并在其附近產(chǎn)生磁場。如果附近有兩條導線，則這兩個磁場有可能相互作用，從而導致兩個信號之間的能量交叉耦合，稱為串擾。顯著地，電感耦合（由來自空閑導線上的源導線的磁場感應的電流）和電容耦合（當空閑導線暴露于與源中電壓的變化率成比例的電流量時的電場的耦合）導線）會導致串擾的能量交叉耦合。

串擾有兩種類型：垂直和水平。垂直串擾是由其他層或中間層上的信號引起的，而同一層或內(nèi)層上的信號則引起水平串擾。

注意：最大串擾值是接收器上的預期電壓與接收器閾值之間的差。

3.1高速PCB設計中的串擾控制。

可以通過增大走線間距，在各層之間放置接地層以及使用低介電材料來防止串擾。

3.1.1 跡線間距：兩條跡線之間的中心間距應至少為其跡線寬度的3倍。在不影響兩條走線之間的距離的情況下，將走線與接地平面之間的距離減小至10密耳有助于減輕串擾。

跡線分離可以減少高速PCB中的串擾。

3.1.2 實心接地層的放置：通過在層之間放置實心接地層，可以防止不同層之間的串擾。盡管增加平面會增加成本，但它們解決了SI問題，例如控制走線阻抗，減少旁路電容器電流環(huán)路和電源阻抗等。

3.1.3 低介電常數(shù)材料：低介電常數(shù)材料可通過減少走線之間的互電容/雜散電容來克服串擾。

4.直角走線和過孔對高速PCB設計的影響

走線布線和通孔位置會通過增加反射，串擾和更改阻抗值來影響信號完整性。具有直角的走線會導致更多的輻射，因為它會增加拐角區(qū)域的電容值，從而導致特性阻抗發(fā)生變化，然后反射。

解決方案：可以通過將直角彎曲替換為兩個45度角來最小化反射。為了獲得最小的阻抗變化，圓形彎曲布線是最佳的。

在拐角處，高速信號應改為45°彎曲。

通孔對于布線很重要，但通孔會增加電感和電容值。這會改變特性阻抗值，從而增加反射。

過孔還會增加走線長度。請勿在不同的走線中添加過孔。

5.在高速PCB設計中使用不同的布線技術

正交路由可將信號定向到不同的層上，并最大程度地減少耦合區(qū)域。

最小化信號之間的平行游程長度（>500密耳）。

減少驅(qū)動器扇出（負載數(shù)量）。
責任編輯：tzh