臺積電將于2024年量產(chǎn)2納米工藝晶體管
9月25日消息 據(jù)wccftech報道，臺灣半導(dǎo)體制造公司（TSMC）在2nm半導(dǎo)體制造節(jié)點的研發(fā)方面取得了重要突破：臺積電有望在2023年中期進入2nm工藝的試生產(chǎn)階段，并于一年后開始批量生產(chǎn)。
目前，臺積電的最新制造工藝是其第一代5納米工藝，該工藝將用于為iPhone 12等設(shè)備構(gòu)建處理器。
臺積電的2nm工藝將采用差分晶體管設(shè)計。該設(shè)計被稱為多橋溝道場效應(yīng)（MBCFET）晶體管，它是對先前FinFET設(shè)計的補充。
臺積電第一次作出將 MBCFET 設(shè)計用于其晶體管而不是交由晶圓代工廠的決定。三星于去年 4 月宣布了其 3nm 制造工藝的設(shè)計，該公司的 MBCFET 設(shè)計是對 2017 年與 IBM 共同開發(fā)和推出的 GAAFET 晶體管的改進。三星的 MBCFET 與 GAAFET 相比，前者使用納米線。這增加了可用于傳導(dǎo)的表面積，更重要的是，它允許設(shè)計人員在不增加橫向表面積的情況下向晶體管添加更多的柵極。
IT之家了解到，臺積電預(yù)計其 2 納米工藝芯片的良率在 2023 年將達到驚人的 90%。若事實如此，那么該晶圓廠將能夠很好地完善其制造工藝，并輕松地于 2024 年實現(xiàn)量產(chǎn)。三星在發(fā)布 MBCFET 時表示，預(yù)計 3nm 晶體管的功耗將分別比 7nm 設(shè)計降低 30% 和 45% 并將性能提高 30%。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
臺積電
+關(guān)注
關(guān)注
44文章
5647瀏覽量
166602
發(fā)布評論請先 登錄
相關(guān)推薦
臺積電2nm工藝將量產(chǎn)，蘋果iPhone成首批受益者
近日，據(jù)媒體報道，半導(dǎo)體領(lǐng)域的制程競爭正在愈演愈烈，臺積電計劃在明年大規(guī)模量產(chǎn)2nm工藝制程。這
臺積電2納米制程技術(shù)細節(jié)公布：性能功耗雙提升
在近日于舊金山舉行的IEEE國際電子器件會議(IEDM)上，全球領(lǐng)先的晶圓代工企業(yè)臺積電揭曉了其備受期待的2納米(N
臺積電2nm制成細節(jié)公布：性能提升15%，功耗降低35%
12月17日消息，在于舊金山舉行的 IEEE 國際電子器件會議 (IEDM) 上，全球晶圓代工巨頭臺積電公布了其備受矚目的2納米（N
臺積電2納米制程技術(shù)細節(jié)公布
近日，在舊金山舉辦的IEEE國際電子器件會議(IEDM)上，全球領(lǐng)先的晶圓代工企業(yè)臺積電揭示了其備受期待的2納米(N
臺積電分享 2nm 工藝深入細節(jié)：功耗降低 35% 或性能提升15%!
下），同時其晶體管密度是上一代3nm制程的1.15倍。這些顯著優(yōu)勢主要得益于臺積電的全柵極（Gate-All-Around, GAA）納米片
臺積電2納米工藝生產(chǎn)設(shè)備提前部署完成
臺灣半導(dǎo)體制造巨頭臺積電（TSMC）在半導(dǎo)體技術(shù)領(lǐng)域的領(lǐng)先地位再次得到強化，據(jù)投資銀行瑞銀集團（UBS）最新發(fā)布的報告顯示，臺積
英特爾競購High-NA EUV設(shè)備，臺積電決定回避
另一方面，臺積電的年度技術(shù)論壇正在美國和歐洲如火如荼地進行，備受世人矚目的是該公司計劃在2026年量產(chǎn)A16技術(shù)，該技術(shù)將結(jié)合
臺積電N3P工藝新品投產(chǎn)，性能提質(zhì)、成本減負
N3E工藝的批量生產(chǎn)預(yù)期如期進行，其缺陷密度與2020年量產(chǎn)的N5工藝相當(dāng)。臺積
臺積電延后1.4nm工廠，優(yōu)先2nm、1.6nm制程
關(guān)于為何推遲1.4納米工廠建設(shè)，臺積電供應(yīng)鏈分析認(rèn)為，由于2納米和A16（1.6
今日看點丨傳臺積電2nm制程加速安裝設(shè)備；吉利汽車新一代雷神電混系統(tǒng)年內(nèi)發(fā)布
）架構(gòu)量產(chǎn)暖身，預(yù)計寶山P1、P2及高雄三座先進制程晶圓廠均于2025年量產(chǎn)，并吸引蘋果、英偉達、AMD及高通等客戶爭搶產(chǎn)能。臺
發(fā)表于 03-25 11:03
?951次閱讀
臺積電的1納米技術(shù)挑戰(zhàn)與成本壓力的博弈
1納米尺寸的芯片制造面臨著物理極限的挑戰(zhàn)，可能導(dǎo)致晶體管的性能下降甚至失效。作為半導(dǎo)體行業(yè)的重要參與者之一，臺積電已經(jīng)宣布開始研發(fā)1
工商網(wǎng)監(jiān)
評論